[發(fā)明專利]陷阱電荷俘獲型快閃存儲器陣列結(jié)構(gòu)及其操作方法

有效

• 申請?zhí)枺?/td>: 201110398045.5
• 申請日: 2011-12-02
• 公開（公告）號: CN102509727A
• 公開（公告）日: 2012-06-20
• 發(fā)明（設(shè)計）人: 潘立陽;劉利芳
• 申請（專利權(quán)）人: 清華大學(xué)
• 主分類號: H01L27/115
• 分類號: H01L27/115;G11C16/06
• 代理公司: 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 張大威

技術(shù)領(lǐng)域

本發(fā)明涉及非揮發(fā)存儲器技術(shù)領(lǐng)域，特別涉及一種陷阱電荷俘獲型的快閃存儲器陣列結(jié)構(gòu)及其操作方法。

背景技術(shù)

快閃(FLASH)存儲器具有存儲數(shù)據(jù)掉電后仍然不會丟失的特點，特別適用于移動通訊和計算機存儲部件等領(lǐng)域。

傳統(tǒng)的NOR?FLASH陣列是單管并行架構(gòu)，如圖1所示。擦除以塊為單位進行。受工藝和操作條件等多種因素影響，擦除操作會導(dǎo)致一定比例的單元產(chǎn)生過擦除，過擦除單元的閾值電壓為負，即擦除過量。如圖1所示，在對A單元進行讀取時，若B單元存在過擦除，其閾值電壓為負值，會產(chǎn)生漏電，使位線BL1上的電流為A、B兩個單元所共有，從而引起讀取錯誤和冗余功耗。獨立式NOR?FLASH一般是引入復(fù)雜的算法解決過擦除的問題，例如：在擦除之后，進行擦除驗證；如果存在過擦除的單元，則對整個塊再進行軟編程操作，將閾值電壓用一個低電壓編程到零以上。如此反復(fù)的進行驗證與軟編程，直至過擦除單元的比例滿足要求。這樣復(fù)雜的算法，增加了外圍控制電路的復(fù)雜度。

對于eNOR(嵌入式NOR)FLASH，顯然上面的方法并不適合，會大大增加整個系統(tǒng)的復(fù)雜性。因此，對于eNOR?FLASH一般采取雙管并行架構(gòu)解決過擦除問題。如圖2所示，通過在每個存儲單元的源端設(shè)置一個MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)控制該存儲單元是否被選擇。這樣即使擦除后，B單元產(chǎn)生了過擦除的現(xiàn)象，在對A單元進行讀取時，由于與B單元串聯(lián)的選擇管B’是關(guān)斷的，故不會漏電影響位線BL1的電流。這種方法可以簡化外圍控制電路，但是由于采用雙管結(jié)構(gòu)，導(dǎo)致存儲密度大大降低。

因此，需要一種低功耗、高密度、外圍控制電路簡單的NOR?FLASH陣列的非揮發(fā)存儲器。

發(fā)明內(nèi)容

本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是解決現(xiàn)有的NOR?FLASH陣列的非揮發(fā)存儲器功耗高、存儲密度低、外圍控制電路復(fù)雜的問題。

為達到上述目的，本發(fā)明一方面提出一種陷阱電荷俘獲型快閃存儲器陣列結(jié)構(gòu)，包括：襯底以及形成在所述襯底上的二維存儲器陣列結(jié)構(gòu)。其中，所述二維存儲器陣列結(jié)構(gòu)包括：沿第一方向的多個并行排列的存儲單元列，每個所述存儲單元列包括多個存儲單元，每個所述存儲單元為硅-氧化層-氮化硅-氧化層-硅型SONOS存儲器，它包含：位于所述襯底上的溝道區(qū)，位于所述溝道區(qū)之上的由隧穿氧化層、氮化硅層、阻擋氧化層及多晶硅柵極層依次排列形成的柵結(jié)構(gòu)，以及位于所述柵結(jié)構(gòu)第一邊緣處所述襯底中的源端和位于所述柵結(jié)構(gòu)第二邊緣處所述襯底中的漏端，相鄰所述存儲單元之間相互隔離；沿第二向的多條并行排列的字線，和所述存儲單元的柵極層相連接；沿第二方向的一條源線，將所有所述存儲單元的源端連接；沿第一方向的多條并行排列的位線，分別與每個所述存儲單元列相匹配，并與所述字線、源線交叉排列，和所述存儲單元的漏端相連接。

在本發(fā)明實施例中，所述陷阱電荷俘獲型快閃存儲器陣列結(jié)構(gòu)的存儲單元列中的相鄰兩個所述存儲單元反向串聯(lián)，以使相鄰兩個所述存儲單元的源端連接在所述源線上，或者相鄰兩個所述存儲單元的漏端連接在同一條位線上，以提高空間利用率。

在本發(fā)明實施例中，所述陷阱電荷俘獲型快閃存儲器陣列結(jié)構(gòu)的襯底可以為p型半導(dǎo)體襯底，所述存儲單元的結(jié)構(gòu)包括形成在所述p型半導(dǎo)體襯底上的p阱和形成在所述p阱上的所述溝道區(qū)，所述溝道區(qū)為非均勻摻雜，水平方向摻雜情況為p+/n-/p+，或者p+/p-/p+，或者p+/耗盡區(qū)/p+。具有該結(jié)構(gòu)的單個存儲單元可以存儲兩位信息，分別存儲于存儲單元的源端和漏端附近的存儲媒介中，其中一位作為存儲位，另一位作為選擇位。即每個存儲單元從功能上可以等效為一個存儲管加一個選擇管，該存儲管和選擇管是由一個柵控制的，即二者是在一個管(SONOS存儲器)中實現(xiàn)的，故由這種SONOS存儲器構(gòu)成的NOR?FLASH陣列稱為單管并行架構(gòu)。該架構(gòu)既可以提高存儲密度，又可以避免過擦除帶來的問題，簡化外圍控制電路。

本發(fā)明另一方面還提出了陷阱電荷俘獲型快閃存儲器陣列的操作方法，其特征在于，包括讀取、編程以及擦除操作。

在本發(fā)明實施例中，所述讀取操作包括：所述存儲器的襯底接地；對連接到選中存儲單元的選中位線施加正的第一讀取電壓，所述第一讀取電壓優(yōu)選為0V至2V)，對其余未選中位線施加正的第三讀取電壓，所述第三讀取電壓優(yōu)選為2V至8V；對連接到選中存儲單元的選中字線施加正的第二讀取電壓，第二讀取電壓優(yōu)選為2V至6V)，其余未選中字線接地；對所述源線施加所述第三讀取電壓)。