[發明專利]半導體器件及其制造方法

有效

• 申請號: 201110397325.4
• 申請日: 2011-12-02
• 公開（公告）號: CN103137598A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 周鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種半導體器件，其特征在于，包括：

半導體襯底；

依次位于所述半導體襯底上的刻蝕阻擋層、第一介質層、中間停止層和第二介質層，所述中間停止層具有致密的結構，且所述中間停止層的介電常數位于2.3～2.5；

被所述刻蝕阻擋層、第一介質層和中間停止層所包圍的接觸插塞；

被所述第二介質層所包圍的金屬線。

2.如權利要求1所述的半導體器件，其特征在于，所述中間停止層的厚度范圍包括：

3.如權利要求1所述的半導體器件，其特征在于，所述中間停止層的材料包括：氮化硼。

4.如權利要求1所述的半導體器件，其特征在于，所述第一介質層或所述第二介質層的材料為低K介質層或超低K介質層。

5.一種半導體器件的制造方法，其特征在于，包括：

提供半導體襯底；

在所述半導體襯底上依次形成刻蝕阻擋層、第一介質層、中間停止層和第二介質層，所述中間停止層具有致密的結構，且所述中間停止層的介電常數位于2.3～2.5；

刻蝕所述第二介質層、中間停止層、第一介質層和刻蝕阻擋層至露出半導體襯底，形成雙大馬士革結構，所述雙大馬士革結構包括溝槽和通孔，所述溝槽位于所述第二介質層中，所述通孔位于所述中間停止層、第一介質層和刻蝕阻擋層中；

在所述雙大馬士革結構中填充金屬層，所述金屬層的上表面與所述第二介質層的上表面齊平。

6.如權利要求5所述的半導體器件的制造方法，其特征在于，所述形成雙大馬士革結構包括：先形成通孔，再形成溝槽。

7.如權利要求5所述的半導體器件的制造方法，其特征在于，所述形成雙大馬士革結構包括：先形成溝槽，再形成通孔。

8.如權利要求5所述的半導體器件的制造方法，其特征在于，所述中間停止層的厚度范圍包括：

9.如權利要求5所述的半導體器件的制造方法，其特征在于，所述中間停止層的材料包括：氮化硼。

10.如權利要求5所述的半導體器件的制造方法，其特征在于，所述第一介質層或所述第二介質層的材料為低K介質層或超低K介質層。

11.一種半導體器件的制造方法，其特征在于，包括：

提供半導體襯底；

在所述半導體襯底上形成刻蝕阻擋層、第一介質層和中間停止層，所述中間停止層具有致密的結構，且所述中間停止層的介電常數位于2.3～2.5；

刻蝕所述中間停止層至露出第一介質層，形成與通孔相對應的開口；

在所述中間停止層和第一介質層上形成第二介質層和硬掩模層；

刻蝕所述硬掩模層至露出第二介質層，形成與溝槽相對應的開口；

以所述硬掩模層為掩模，刻蝕所述第二介質層至露出中間停止層，形成溝槽；

以所述硬掩模層為掩模，刻蝕剩余的第二介質層、所述第一介質層和刻蝕阻擋層至露出半導體襯底，形成通孔；

在所述溝槽和所述通孔中填充金屬層，進行平坦化處理，去除所述硬掩模層，所述金屬層的上表面與所述第二介質層的上表面齊平。

12.如權利要求11所述的半導體器件的制造方法，其特征在于，所述中間停止層的厚度范圍包括：

13.如權利要求11所述的半導體器件的制造方法，其特征在于，所述中間停止層的材料包括：氮化硼。

14.如權利要求11所述的半導體器件的制造方法，其特征在于，所述第一介質層或所述第二介質層的材料為低K介質層或超低K介質層。