[發明專利]深溝槽拐角鈍化改善的方法

有效

• 申請號: 201110391830.8
• 申請日: 2011-11-30
• 公開（公告）號: CN103137487A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 郁新舉;吳志勇
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 高月紅

技術領域

本發明涉及一種半導體領域中拐角鈍化的方法，特別是涉及一種深溝槽拐角鈍化改善的方法。

背景技術

絕緣柵雙極型晶體管(Insolated?Gate?Bipolar?Transistor，IGBT)是由MOSFET和雙極型晶體管復合而成的一種器件，其輸入極為MOSFET，輸出極為PNP晶體管，它綜合了這兩種器件的優點，既具有MOSFET器件驅動功率小和開關速度快的優點，又具有雙極型器件飽和壓降低而容量大的優點，因而，在現代電力電子技術中得到了越來越廣泛的應用。

在絕緣柵雙極型晶體管在半導體制作過程中，深溝槽的出現使得在制造過程中深溝槽的頂端會出現尖角的問題(如圖1所示)，這種尖角對后續的多晶硅的填充會有影響更有可能在后續產品中造成尖端放電的嚴重后果，從而導致器件的失效。

發明內容

本發明要解決的技術問題是提供一種深溝槽拐角鈍化改善的方法，通過該方法能解決深溝槽頂端尖銳的問題。

為解決上述技術問題，本發明的深溝槽拐角鈍化改善的方法，包括步驟：

(1)在硅基板上成長一層硬質掩膜板基材，形成光刻圖案；

(2)刻蝕形成硬質掩膜板圖案；

(3)刻蝕形成深溝槽；

(4)將硬質掩膜板向兩側刻蝕；

(5)去除深溝槽頂部尖角；

(6)去除硬質掩膜板。

所述步驟(1)中，硬質掩膜板基材，其厚度約為2000～3000A，包括：氧化膜、氮化膜、或能實現與氧化膜或氮化膜相同功能的膜(如氮氧化膜等)。

所述步驟(2)中，采用干法或濕法刻蝕，形成硬質掩膜板圖案。

所述步驟(3)中，采用干法刻蝕，形成深溝槽，該深溝槽的深度可以為1～150微米。

所述步驟(4)中，采用濕法刻蝕，將硬質掩膜板向兩側分別刻蝕500～1000A左右。

所述步驟(5)中，采用干法刻蝕，將深溝槽頂部尖角去除；干法刻蝕具有非等向性刻蝕特性，同時可以形成傾斜45-90的角度。該干法刻蝕可以使用電感耦合等離子體發生器進行。

所述步驟(6)中，采用濕法刻蝕，將硅基板上面的硬質掩膜板去除；其中，濕法刻蝕的刻蝕液，對硬質掩膜板和硅基板具有較高選擇比、并要求保證硬質掩膜板完全去除而下面的硅基板沒有損失，如可采用BOE刻蝕液等。

本發明可通過兩次干法刻蝕，形成深溝槽，然后通過一步濕法刻蝕將頂端的尖角暴露出來，然后再通過一步干法刻蝕從而把深溝槽的頂部的尖角刻掉，從而實現深溝槽尖角的鈍化，解決了絕緣柵雙極型晶體管器件中深溝槽的頂端尖角問題。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是目前存在的深溝槽尖角示意圖；

圖2是本發明的絕緣柵雙極型晶體管深溝槽光刻后的示意圖；

圖3是本發明的絕緣柵雙極型晶體管深溝槽硬質掩膜板圖案形成后的示意圖；

圖4是圖3的光刻膠去除后的形貌示意圖；

圖5是本發明的深溝槽刻蝕后的形貌示意圖；

圖6是本發明的氧化膜采用濕法刻蝕后的形貌示意圖；

圖7是本發明的第三次干法刻蝕后的示意圖；

圖8是本發明的濕法刻蝕去除氧化膜后的示意圖。

圖中附圖標記說明如下：

1為硅基板????2為氧化膜????3為光刻膠

4為深溝槽????5為尖角

具體實施方式

本發明的在絕緣柵雙極型晶體管制備中深溝槽拐角鈍化改善的方法，包括步驟：

(1)如圖2所示，在硅基板1上，使用APM(常壓化學氣相沉積)方式沉積一層氧化膜2(硬質掩膜板基材)，該氧化膜2的厚度為2000-3000A；

然后，在氧化膜2上成長一層大概1微米的光刻膠3，并曝光，形成氧化膜2硬質掩膜板的光刻圖形；

(2)采用介質膜刻蝕機臺進行干法刻蝕，形成氧化膜2硬質掩膜板圖案(如圖3所示)，并使用光刻膠灰化機臺進行干法去膠，將圖3中的剩余的光刻膠去除(如圖4所示)；

(3)采用電感耦合等離子發生器刻蝕機臺進行干法刻蝕，形成1～150微米的深溝槽4(如圖5所示)；但本實施例中的深溝槽4的深度可選為7微米；

(4)使用氧化膜與硅有高選擇比的濕法刻蝕液BOE，將氧化膜2硬質掩膜板分別向兩側刻蝕大概1000A(如圖6所示)；