[發(fā)明專利]摻雜的多晶硅柵極的制作方法、MOS晶體管及其制作方法

有效

• 申請?zhí)枺?/td>: 201110391707.6
• 申請日: 2011-11-30
• 公開（公告）號: CN102376557A
• 公開（公告）日: 2012-03-14
• 發(fā)明（設(shè)計）人: 霍介光;趙立新
• 申請（專利權(quán)）人: 格科微電子(上海)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/78;H01L29/423
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 鄭立柱

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及一種摻雜的多晶硅柵極的制作方法，以及一種MOS晶體管及其制作方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路所采用的特征尺寸越來越小，這使得MOS晶體管中的柵極長度、溝道長度相應(yīng)減小。對于MOS晶體管而言，柵極長度的減小使得柵極電阻增大，這會引起較大的電阻-電容延遲(RC?delay)，從而影響MOS晶體管的開關(guān)速率。

為了提高減小柵極電阻，特別是多晶硅柵極的電阻，往往需要在多晶硅柵極中摻雜離子來增強(qiáng)多晶硅柵極的導(dǎo)電率。然而，由于通常作為P型摻雜離子的硼離子極易穿過柵極氧化層而向襯底中擴(kuò)散，從而影響器件性能。因而，多晶硅柵極的摻雜通常采用N型摻雜離子，例如磷離子。然而，對于PMOS晶體管，其多晶硅柵極亦采用N型摻雜離子摻雜會造成PMOS晶體管柵極的功函數(shù)漂移，從而進(jìn)一步影響PMOS晶體管的閾值電壓。

另一種減小柵極電阻的方法是在多晶硅柵極上形成導(dǎo)電率高的金屬硅化物。金屬硅化物通常是在源漏區(qū)自對準(zhǔn)摻雜后形成的，即金屬硅化物不僅形成在多晶硅柵極的表面，還會形成在源漏區(qū)的襯底表面。然而，形成在襯底表面的金屬硅化物會損傷襯底表面，從而使得器件漏電嚴(yán)重。

發(fā)明內(nèi)容

可見，需要提供一種多晶硅柵極的制作方法，在降低柵極電阻的同時，減少柵極的功函數(shù)偏移與器件漏電。

為了解決上述問題，在根據(jù)本發(fā)明的一個實(shí)施例中，提供了一種摻雜的多晶硅柵極的制作方法，包括下述步驟：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有多晶硅層；在所述多晶硅層上形成合金層，所述合金層的厚度不超過400埃；圖形化所述多晶硅層與合金層以形成多晶硅柵極；對所述半導(dǎo)體襯底注入離子，以在所述多晶硅柵極兩側(cè)的半導(dǎo)體襯底中形成離子摻雜區(qū)并且在所述多晶硅柵極中摻雜所述離子。

與現(xiàn)有技術(shù)相比，本發(fā)明的摻雜的多晶硅柵極的制作方法不需要在多晶硅柵極與襯底上同時形成合金層，從而避免了在襯底上形成的合金層損壞襯底表面而引起的漏電問題；此外，由于多晶硅柵極是通過自對準(zhǔn)摻雜進(jìn)行摻雜的，多晶硅柵極的功函數(shù)可以與襯底保持匹配，這進(jìn)一步減少了功函數(shù)漂移，從而提高了MOS晶體管，特別是PMOS晶體管，閾值電壓的一致性。

在根據(jù)本發(fā)明的另一實(shí)施例中，還提供了一種MOS晶體管的制作方法，包括根據(jù)前述實(shí)施例的摻雜的多晶硅柵極的制作方法。

在根據(jù)本發(fā)明的又一實(shí)施例中，還提供了一種MOS晶體管，包括：多晶硅柵極，其形成于半導(dǎo)體襯底上，所述多晶硅柵極摻雜為第一導(dǎo)電類型，其中所述多晶硅柵極具有位于其上的合金層；以及源區(qū)與漏區(qū)，其形成在所述多晶硅柵極兩側(cè)的所述半導(dǎo)體襯底中，所述源區(qū)與所述漏區(qū)摻雜為與所述多晶硅柵極相同的導(dǎo)電類型，并且其中所述源區(qū)與所述漏區(qū)的表面不形成所述合金層。

本發(fā)明的以上特性及其他特性將在下文中的實(shí)施例部分進(jìn)行明確地闡述。

附圖說明

通過參照附圖閱讀以下所作的對非限制性實(shí)施例的詳細(xì)描述，能夠更容易地理解本發(fā)明的特征、目的和優(yōu)點(diǎn)。其中，相同或相似的附圖標(biāo)記代表相同或相似的裝置。

圖1示出了根據(jù)本發(fā)明一個實(shí)施例的摻雜的多晶硅柵極的制作方法的流程；

圖2(a)至2(c)示出了根據(jù)本發(fā)明一個實(shí)施例的摻雜的多晶硅柵極的制作方法的剖視圖；

圖3示出了根據(jù)本發(fā)明另一實(shí)施例的MOS晶體管。

具體實(shí)施方式

下面詳細(xì)討論實(shí)施例的實(shí)施和使用。然而，應(yīng)當(dāng)理解，所討論的具體實(shí)施例僅僅示范性地說明實(shí)施和使用本發(fā)明的特定方式，而非限制本發(fā)明的范圍。

參考圖1，示出了根據(jù)本發(fā)明一個實(shí)施例的摻雜的多晶硅柵極的制作方法的流程，包括：

執(zhí)行步驟S102，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有多晶硅層；

執(zhí)行步驟S104，在所述多晶硅層上形成合金層，所述合金層的厚度不超過400埃；

執(zhí)行步驟S106，圖形化所述多晶硅層與合金層以形成多晶硅柵極；

執(zhí)行步驟S108，對所述半導(dǎo)體襯底注入離子，以在所述多晶硅柵極兩側(cè)的半導(dǎo)體襯底中形成離子摻雜區(qū)并且在所述多晶硅柵極中摻雜所述離子。

圖2(a)至2(c)示出了根據(jù)本發(fā)明一個實(shí)施例的摻雜的多晶硅柵極的制作方法的剖視圖。接下來，結(jié)合圖1以及圖2(a)至2(c)，對本發(fā)明的摻雜的多晶硅柵極的制作方法的一個實(shí)施例作進(jìn)一步的說明。