[發明專利]一種存儲陣列單元信息讀取方法及系統

無效

• 申請號: 201110391540.3
• 申請日: 2011-11-30
• 公開（公告）號: CN102420008A
• 公開（公告）日: 2012-04-18
• 發明（設計）人: 龍爽;陳嵐;陳巍巍;楊詩洋;崔雅潔
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 逯長明;王寶筠

1.一種存儲陣列單元信息讀取方法，其特征在于，包括：

選通被讀取存儲單元的字線；選通存儲陣列的多根連續位線，其中

在所述被讀取存儲單元的一根位線施加第一讀取電壓，在至少兩根連續位線施加第二讀取電壓，其中包括被讀取存儲單元的另一根位線，所述第二讀取電壓高于第一讀取電壓；與施加所述第二讀取電壓的位線相鄰的位線同時施加與所述第二讀取電壓相等的電壓；在一個讀取過程中每根位線只能施加一次電壓；

比較被讀取存儲單元上產生的電流與預設參考電流值確定所述被讀取存儲單元的存儲信息。

2.根據權利要求1所述的存儲陣列單元信息讀取方法，其特征在于，所述與施加所述第二讀取電壓的位線相鄰的位線同時施加與所述第二讀取電壓相等的電壓為：

控制源極接電源的MOS晶體管的源極和漏極導通為所述位線施加源極電壓，所述電源的電壓與所述第二讀取電壓相等。

3.根據權利要求1或2所述的存儲陣列單元信息讀取方法，其特征在于，所述選通存儲陣列的多根連續位線為：

多個選通控制信號控制多個MOS晶體管導通，其中，一個選通控制信號控制一個MOS晶體管的源極和漏極導通，使連接在一個MOS晶體管的源極的位線施加連接在漏極的所述第一讀取電壓或第二讀取電壓。

4.根據權利要求1或2所述的存儲陣列單元信息讀取方法，其特征在于，所述在所述被讀取存儲單元的一根位線施加第一讀取電壓為：

控制源極接地的MOS晶體管的源極和漏極導通為所述位線施加第一讀取電壓。

5.根據權利要求1或2所述的存儲陣列單元信息讀取方法，其特征在于，所述在多根連續位線施加第二讀取電壓為：

電源電壓經過包括2個PMOS晶體管的電流鏡的一支后被電壓鉗位電路鉗位為所述第二讀取電壓，并將所述第二讀取電壓施加在所述多根連續位線。

6.根據權利要求5所述的存儲陣列單元信息讀取方法，其特征在于，所述比較被讀取存儲單元上產生的電流與預設參考電流值確定所述被讀取存儲單元的存儲信息為：

讀取在被讀取存儲單元施加第二讀取電壓的位線的電流，包括：

被讀取存儲單元上產生的電流在所述電流鏡的另一支產生鏡像電流；

所述鏡像電流與所述預設參考電流值進行比較，經過包含反相器的判決電路判決得到所述被讀取存儲單元的存儲信息。

7.根據權利要求1或2所述的存儲陣列單元信息讀取方法，其特征在于，在兩根根連續位線施加所述第二讀取電壓。

8.根據權利要求1或2所述的存儲陣列單元信息讀取方法，其特征在于，在與所述被讀取存儲單元施加第一讀取電壓的位線相鄰的位線施加所述第一讀取電壓。

9.一種存儲陣列單元信息讀取系統，其特征在于，包括存儲單元陣列、至少一個低電平產生電路、電流讀取電路、位線選通裝置、字線選通裝置和電壓源提供電路，

所述電壓源提供電路與所述電流讀取電路提供相同的電壓，高于所述低電平產生電路提供的電壓；所述低電平產生電路、電流讀取電路與電壓源提供電路同步工作；

所述字線選通裝置選通被讀取存儲單元的字線；所述位線選通裝置根據位線選通控制信號同時選通所述存儲陣列的多根連續位線；

一個所述低電平產生電路通過位線選通裝置與被讀取存儲陣列單元的一根位線連接；所述電流讀取電路通過位線選通裝置與多根位線連接，其中包括被讀取存儲陣列單元的另一根位線；電壓源提供電路通過位線選通裝置與連接電流讀取電路的位線相鄰的位線連接。

10.根據權利要求9所述的存儲陣列單元信息讀取系統，其特征在于，所述電壓源提供電路包括一個MOS晶體管，

所述MOS晶體管源級接電源，漏極通過位線選通裝置連接位線，柵極接控制端，所述電源的電壓與所述第二讀取電壓相等。

11.根據權利要求10所述的存儲陣列單元信息讀取系統，其特征在于，所述存儲陣列單元信息讀取系統包括兩個低電平產生電路，其中，

第一低電平產生電路通過所述位線選通裝置與被讀取存儲單元的一根位線連接，第二低電平產生電路通過所述位線選通裝置與被讀取存儲單元連接第一低電平產生電路的位線相鄰的位線連接。