[發(fā)明專利]一種存儲(chǔ)陣列單元信息讀取方法及系統(tǒng)

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110391540.3
• 申請(qǐng)日: 2011-11-30
• 公開(kāi)（公告）號(hào): CN102420008A
• 公開(kāi)（公告）日: 2012-04-18
• 發(fā)明（設(shè)計(jì)）人: 龍爽;陳嵐;陳巍巍;楊詩(shī)洋;崔雅潔
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): G11C7/12
• 分類號(hào): G11C7/12
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 逯長(zhǎng)明;王寶筠

技術(shù)領(lǐng)域

本發(fā)明涉及信息存儲(chǔ)領(lǐng)域，特別是涉及一種存儲(chǔ)陣列單元信息讀取方法及系統(tǒng)。

背景技術(shù)

整個(gè)閃存存儲(chǔ)器的核心是存儲(chǔ)單元構(gòu)成的陣列，陣列中存儲(chǔ)單元信息的讀取方法參見(jiàn)圖1，存儲(chǔ)單元以普通MOS管為例，每個(gè)存儲(chǔ)單元(cell)有三個(gè)端口，其中一個(gè)是控制端口，相當(dāng)于普通MOS管的柵極，其余兩個(gè)端口相當(dāng)于普通MOS管的源極和漏極。存儲(chǔ)單元的控制端口連接字線，并且陣列中同一行存儲(chǔ)單元的控制端口連接同一字線WL1，字線電位高低實(shí)現(xiàn)對(duì)存儲(chǔ)單元的開(kāi)啟和關(guān)斷。存儲(chǔ)陣列中同一行存儲(chǔ)單元的源極和漏極順次首尾相連，相鄰的兩個(gè)存儲(chǔ)單元的源極和漏極連接在一根位線上。當(dāng)存儲(chǔ)單元處于開(kāi)啟狀態(tài)時(shí)，等效為一個(gè)電阻；當(dāng)存儲(chǔ)單元所存儲(chǔ)的信息為“0”或?yàn)椤?”時(shí)，其電阻值不同。因此，為了讀取存儲(chǔ)單元中存儲(chǔ)的信息，需要在被讀取存儲(chǔ)單元的兩端施加電位差，讀取流過(guò)存儲(chǔ)單元的電流就可以讀取存儲(chǔ)單元中的存儲(chǔ)信息。

通常讀取存儲(chǔ)單元中的信息時(shí)，以讀取圖1中存儲(chǔ)單元cell2為例，字線WL1電平為高后存儲(chǔ)單元cell2開(kāi)啟，位線選通裝置選通存儲(chǔ)單元cell2源極和漏極相連接的兩條位線BLa和BLa+1，使位線BLa和BLa+1分別連接低電平產(chǎn)生電路和電流讀取電路，在位線BLa和BLa+1分別施加低電壓和高電壓，存儲(chǔ)單元cell2兩端的電勢(shì)差導(dǎo)致流過(guò)存儲(chǔ)單元的電流Ibit，流過(guò)存儲(chǔ)單元cell2的電流值記為Ibit。讀取電流I由電流讀取電路讀出，讀取電路讀出的讀取電流值記為I，當(dāng)I＝Ibit時(shí)，這個(gè)讀出的電流值反映存儲(chǔ)單元中存儲(chǔ)的信息。通常，在對(duì)存儲(chǔ)單元cell2進(jìn)行讀取操作的過(guò)程中，與存儲(chǔ)單元cell3連接的位線BLa+2上不施加任何信號(hào)。在給位線BLa和BLa+1施加低電壓和高電壓信號(hào)的瞬間，存儲(chǔ)單元cell3兩端存在電勢(shì)差，而存儲(chǔ)單元的柵極為高，它將相當(dāng)于一個(gè)電阻，這會(huì)導(dǎo)致泄漏電流Ileak的產(chǎn)生。

位線選通裝置平均到每根位線的電阻為R1，每根位線相對(duì)于地的電容為C，參見(jiàn)圖2，需要電流讀取電路給位線BLa+1充電到可以進(jìn)行讀取操作的高電壓，才可以進(jìn)行信息讀取，沒(méi)有泄漏電流Ileak時(shí)，電流讀取電路給端點(diǎn)D即位線BLa+1充電的時(shí)間T1正比于電阻R1和C的乘積。但是泄漏電流Ileak的存在使電荷從位線BLa+1傳遞到位線BLa+2給位線BLa+2充電，即位線BLa+1施加的高電壓會(huì)對(duì)D、A兩點(diǎn)電位同時(shí)充電，充電時(shí)間T2正比于電阻R1和2C的乘積，延緩位線BLa+1到達(dá)所需高電壓的時(shí)間。讀取操作在電流讀取電路開(kāi)始提供高電壓之后的時(shí)間T1和T2之間進(jìn)行，即Ileak存在的情況下，位線BLa+1的實(shí)際電壓沒(méi)有被充電到所需電壓，讀取電流精度受到影響，甚至導(dǎo)致讀取信息錯(cuò)誤。

另外，只有使讀取時(shí)間點(diǎn)延遲至T2之后，位線BLa+1和BLa+2的電位相等，即泄漏電流Ileak消失，才能保證讀取結(jié)果正確，這樣就減慢了每一次讀取操作的周期，讀取速度受到影響。

發(fā)明內(nèi)容

本發(fā)明解決了現(xiàn)有存儲(chǔ)陣列單元信息讀取方法精度不高的問(wèn)題。

為達(dá)到上述目的，本發(fā)明提供了一種存儲(chǔ)陣列單元信息讀取方法，包括，

選通被讀取存儲(chǔ)單元的字線；選通存儲(chǔ)陣列的多根連續(xù)位線，其中

在所述被讀取存儲(chǔ)單元的一根位線施加第一讀取電壓，在多根連續(xù)位線施加第二讀取電壓，其中包括被讀取存儲(chǔ)單元的另一根位線，所述第二讀取電壓高于第一讀取電壓；與施加所述第二讀取電壓的位線相鄰的位線同時(shí)施加與所述第二讀取電壓相等的電壓；

比較被讀取存儲(chǔ)單元上產(chǎn)生的電流與預(yù)設(shè)參考電流值確定所述被讀取存儲(chǔ)單元的存儲(chǔ)信息。

相應(yīng)地，本發(fā)明還提供一種存儲(chǔ)陣列單元信息讀取系統(tǒng)，包括存儲(chǔ)單元陣列、至少一個(gè)低電平產(chǎn)生電路、電流讀取電路、位線選通裝置、字線選通裝置和電壓源提供電路，其中

所述電壓源提供電路與所述電流讀取電路提供相同的電壓，高于所述低電平產(chǎn)生電路提供的電壓；所述低電平產(chǎn)生電路、電流讀取電路與電壓源提供電路同步工作；

所述字線選通裝置選通被讀取存儲(chǔ)單元的字線；所述位線選通裝置根據(jù)位線選通控制信號(hào)同時(shí)選通所述存儲(chǔ)陣列的多根連續(xù)位線；

一個(gè)所述低電平產(chǎn)生電路通過(guò)位線選通裝置與被讀取存儲(chǔ)陣列單元的一根位線連接；所述電流讀取電路通過(guò)位線選通裝置與多根位線連接，其中包括被讀取存儲(chǔ)陣列單元的另一根位線；電壓源提供電路通過(guò)位線選通裝置與連接電流讀取電路的位線相鄰的位線連接。

與現(xiàn)有技術(shù)相比，本發(fā)明具有下列優(yōu)點(diǎn)：