[發明專利]檢測讀取操作對臨近單元干擾的方法有效
| 申請號: | 201110391394.4 | 申請日: | 2011-11-30 |
| 公開(公告)號: | CN102436850A | 公開(公告)日: | 2012-05-02 |
| 發明(設計)人: | 陳巍巍;陳嵐;龍爽;楊詩洋 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | G11C29/00 | 分類號: | G11C29/00 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 逯長明;王寶筠 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 檢測 讀取 作對 臨近 單元 干擾 方法 | ||
技術領域
本發明涉及存儲器信息存儲和讀取領域,特別是涉及檢測讀取過程中臨近存儲單元受到干擾的方法。
背景技術
整個閃存存儲器的核心是存儲單元構成的陣列,陣列中存儲單元信息的讀取方法參見圖1,存儲單元以普通MOS管為例,每個存儲單元(cell)有三個端口,其中一個是控制端口,相當于普通MOS管的柵極,其余兩個端口相當于普通MOS管的源極和漏極。存儲單元的控制端口連接字線,并且陣列中同一行存儲單元的控制端口連接同一字線WL1,字線電位高低實現對存儲單元的開啟和關斷。存儲陣列中同一行存儲單元的源極和漏極順次首尾相連,相鄰的兩個存儲單元的源極和漏極連接在一根位線上。當存儲單元處于開啟狀態時,等效為一個電阻;當存儲單元所存儲的信息為“0”或為“1”時,其電阻值不同。因此,為了讀取存儲單元中存儲的信息,需要在被讀取存儲單元的兩端施加電位差,讀取流過存儲單元的電流就可以讀取存儲單元中的存儲信息。
通常讀取存儲單元中的信息時,以讀取圖1中存儲單元cell2為例,字線WL1電平為高后存儲單元cell2開啟,位線選通裝置選通存儲單元cell2源極和漏極相連接的兩條位線BLa和BLa+1,低電平產生電路為位線BLa施加低電壓,電流讀取電路為位線BLa+1施加高電壓,存儲單元cell2兩端的電勢差導致流過存儲單元的電流Ibit,流過存儲單元cell2的電流值記為Ibit。讀取電流I由電流讀取電路讀出,讀取電路讀出的讀取電流值記為I,當I=Ibit時,這個讀出的電流值反映存儲單元中存儲的信息。
但是,在對存儲單元cell2進行讀取操作的過程中,只在位線BLa和BLa+1上分別施加低電壓和高電壓,在與位線BLa相鄰的位線BLa+2、BLa+3等上沒有施加電壓。在低電平產生電路和電流讀取電路工作的瞬間,在存儲單元cell3、cell4等的源極和漏極兩端產生電勢差,會在存儲單元cell3、cell4等上產生泄露電流,如果該泄露電流的值比較大,瞬間的大電流可能會造成存儲單元被擊穿或改性存儲單元上的信息。
目前,對存儲單元進行讀取操作的過程中,只關注這個單元的讀取情況,對其周圍存儲單元(例如cell0、cell1、cell3、cell4)在此過程中受到讀取操作的影響并不清楚。
發明內容
本發明解決了檢測存儲單元讀取過程中對相鄰單元是否干擾的問題。
為達到上述目的,本發明提供了一種檢測讀取操作對臨近單元干擾的方法,包括:
選通被讀取存儲單元的字線;選通存儲陣列的多根連續位線,其中
在所述被讀取存儲單元的一根位線施加第一讀取電壓,另一根位線施加第二讀取電壓,第二讀取電壓高于第一讀取電壓;
測量與所述被讀取存儲單元施加第二讀取電壓的位線相鄰的至少一根位線的電壓;
計算流過與所述至少一根位線連接的存儲單元的泄露電流;
判斷所述泄露電流是否大于預設電流值,如果是,與被讀取存儲單元臨近的存儲單元受到讀取操作的干擾;如果否,與被讀取存儲單元臨近的存儲單元不受讀取操作的干擾。
與現有技術相比,本發明具有下列優點:
本發明提供的檢測讀取速度受到干擾的方法,同時選通多根連續位線,在讀取存儲單元的信息的同時,測量與被讀取存儲單元施加較高電壓的位線相鄰的至少一根位線的電壓,計算流過與所述被讀取存儲單元臨近的存儲單元的泄露電流,通過比較泄露電流與預設電流值,可以檢測與被讀取存儲單元臨近的存儲單元在讀取操作時是否受到干擾。
另外,本發明提供的檢測讀取操作對臨近單元干擾的方法,通過判斷泄露電流的大小,可以檢測被讀取存儲單元的讀取精度是否受到干擾。
附圖說明
通過附圖所示,本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖,重點在于示出本發明的主旨。
圖1為存儲陣列單元信息讀取方法的示意圖;
圖2為本發明的檢測讀取操作對臨近單元干擾的方法檢測流程圖;
圖3為本發明的第一實施例的方法檢測時裝置連接示意圖;
圖4為本發明的檢測讀取操作對臨近單元干擾的方法的電壓測試裝置的示意圖;
圖5為電壓測試裝置中高壓產生器的電路圖;
圖6為電壓測試裝置的高壓產生器的控制信號波形圖;
圖7為本發明的檢測讀取操作對臨近存儲單元干擾的方法的位線選通裝置連接示意圖;
圖8為本發明的第二實施例的方法檢測時裝置連接示意圖
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110391394.4/2.html,轉載請聲明來源鉆瓜專利網。





