[發明專利]記憶元件及其制造方法

無效

• 申請號: 201110390964.8
• 申請日: 2011-11-25
• 公開（公告）號: CN103137627A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 顏士貴
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/792;H01L21/8247
• 代理公司: 北京中原華和知識產權代理有限責任公司 11019
• 代理人: 壽寧;張華輝

技術領域

本發明涉及一種集成電路及其制造方法，特別是涉及一種記憶元件及其制造方法。

背景技術

記憶體是用來儲存資訊或資料的半導體元件。隨著電腦微處理器的功能愈來愈強，軟件執行的程式與操作也隨之增加。因此，對于高容量記憶體的需求也逐漸增加。

在各種記憶體產品中，非揮發性記憶體允許多次的資料編程、讀取及抹除操作，甚至在記憶體的電源中斷后還能保存儲存于其中的資料。由于這些優點，非揮發性記憶體已成為個人電腦與電子設備中廣泛使用的記憶體。

熟知的應用電荷儲存結構(charge?storage?structure)的電可編程及抹除(electrically?programmable?and?erasable)非揮發性記憶體技術，如電子可抹除可編程只讀記憶體(EEPROM)及快閃記憶體(flash記憶體)，已使用于各種現代化應用中。快閃記憶體設計成具有記憶胞陣列的形式，其可以獨立地編程與讀取。一般的快閃記憶體記憶胞將電荷儲存于浮置柵。另一種快閃記憶體是使用非導體材料組成電荷捕捉結構(charge-trappingstructure)，例如氮化硅，以取代浮置柵的導體材料。當電荷捕捉記憶胞被編程時，電荷被捕捉且不會移動穿過非導體的電荷捕捉結構。在不持續供應電源時，電荷會一直保持在電荷捕捉層中，維持其資料狀態，直到記憶胞被抹除。電荷捕捉記憶胞可以被操做成為二端記憶胞(two-sidedcell)。也就是說，由于電荷不會移動穿過非導體電荷捕捉層，因此電荷可位于不同的電荷捕捉處。換言之，電荷捕捉結構型的快閃記憶體元件中，在每一個記憶胞中可以儲存一個位元以上的資訊。

任一記憶胞可被編程，而在電荷捕捉結構中儲存二個完全分離的位元(以電荷分別集中靠近源極區與漏極區的方式)。記憶胞的編程可利用通道熱電子注入，其在通道區產生熱電子。熱電子獲得能量而被捕捉至電荷捕捉結構中。將源極端與漏極端施加的偏壓互換，可將電荷捕捉至電荷捕捉結構的任一部分(近源極區、近漏極區或二者)。

通常，具有電荷捕捉結構的記憶胞可儲存四種不同的位元組合(00、01、10與11)，每一種有對應的啟始電壓。在讀取操作期間，流過記憶胞的電流因記憶胞的啟始電壓而不同。通常，此電流可具有四個不同的值，其中每一個對應于不同的啟始電壓。因此，藉由檢測此電流，可以判定儲存于記憶胞中的位元組合。

全部有效的電荷范圍或啟始電壓范圍可以歸類為記憶體操作裕度(memory?operation?window)。換言之，記憶體操作裕度藉由編程位準(level)與抹除位準之間的差異來定義。由于記憶胞操作需要各種狀態之間的良好位準分離，因此需要大的記憶體操作裕度。然而，二位元記憶胞的效能通常隨著所謂「第二位元效應」而降低。在第二位元效應下，在電荷捕捉結構中定域化的電荷彼此互相影響。例如，在反向讀取期間，施加讀取偏壓至漏極端且檢測到儲存在靠近源極區的電荷(即第一位元)。然而，之后靠近漏極區的位元(即第二位元)產生讀取靠近源極區的第一位元的電位障。此能障可藉由施加適當的偏壓來克服，使用漏極感應能障降低(DIBL)效應來抑制靠近漏極區的第二位元的效應，且允許檢測第一位元的儲存狀態。然而，當靠近漏極區的第二位元被編程至高啟始電壓狀態且靠近源極區的第一位元在未編程狀態時，第二位元實質上提高了能障。因此，隨著關于第二位元的啟始電壓增加，第一位元的讀取偏壓已不足夠克服第二位元產生的電位障。因此，由于第二位元的啟始電壓增加，第一位元的啟始電壓提高，因而降低了記憶體操作裕度。第二位元效應減少了二位元記憶體的操作裕度。因此，亟需一種可以抑制記憶體元件中的第二位元效應的方法與元件。

另一方面，目前已知的一種非揮發性記憶體，其形成方法是先形成全面性覆蓋的導體層，之后進行微影與第一次蝕刻工藝，以形成與埋入式摻雜區平行的條狀導體層，再在其間基底中形成位元線，然后在其間填入介電層。字元線形成后進行第二次蝕刻工藝，移除未被字元線覆蓋的條狀導體層，留在字元線下的導體層即為柵極。

然而，請參閱圖12及圖13所示，圖12是現有習知的一種半導體元件在進行蝕刻的過程中，導體層發生階梯殘留(stringer)的俯視圖。圖13是圖12的半導體元件沿剖面線I-I剖面的示意圖。由于各條狀導體層通常具有上窄下寬的形狀以便介電層填入其間，所以在進行條狀導體層的蝕刻工藝時，位元線100上方的介電層150側壁上的導體層不易去除，而發生階梯殘留(stringer)200，導致相鄰的兩條字元線300其下方的柵極通過此階梯殘留200而發生短路。