[發明專利]傳輸線結構無效
| 申請號: | 201110384921.9 | 申請日: | 2011-11-28 |
| 公開(公告)號: | CN102856298A | 公開(公告)日: | 2013-01-02 |
| 發明(設計)人: | 楊明宗;李東興;詹歸娣 | 申請(專利權)人: | 聯發科技股份有限公司 |
| 主分類號: | H01L23/528 | 分類號: | H01L23/528 |
| 代理公司: | 北京萬慧達知識產權代理有限公司 11111 | 代理人: | 于淼;張一軍 |
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 傳輸線 結構 | ||
技術領域
本發明有關于一種位于集成電路(integrated?circuit,IC)內的傳輸線,特別是有關于一種低串音(crosstalk)傳輸線結構。
背景技術
集成電路使用了形成于半導體基底內和/或其上的多種微電子裝置,用以執行多種功能。這些電路需要許多的導電路徑,以提供微電子裝置之間的通信和連接。因此,基底表面上完整的集成電路通常包括由絕緣材料所構成的多個疊加層,每一層內具有導電部分,其稱為傳輸線,用以使這些微電子裝置互相連接。
而隨著集成電路復雜度的增加以及不斷地微縮化,面對電磁干擾(electromagnetic?interference,EMI)問題的困難度也隨之增加。當電子裝置/部件為高速及具有高裝置密度時便會產生噪聲干擾。而在一個優質的傳輸線設計中,具備了最小化的信號延遲、失真以及串音干擾(crosstalk?noise)。串音主要是由信號傳輸線之間的電磁耦合所產生的噪聲干擾,且會降低信號質量。相鄰的信號傳輸線之間的電耦合(例如,電容耦合及電感耦合)會引發串音。當越來越多的功能整合于半導體基底上時,需要更多的傳輸線,因此相鄰的信號傳輸線之間的電耦合會變得更大,引發噪聲干擾或破壞進入系統內的信號。
因此,有必要尋求一種新的傳輸線結構,其能夠改善上述的問題。
發明內容
由此,本發明的目的為提供改良式的傳輸線結構,以解決相鄰的信號傳輸線之間的串音的問題。
一種傳輸線結構的范例實施方式,包括:介電層,設置于基底上;至少一第一信號傳輸線,埋設于所述介電層內的第一層位;一對接地傳輸線,埋設于所述介電層內的所述第一層位,且位于所述第一信號傳輸線的兩側;第一接地層,位于所述介電層內低于所述第一層位的第二層位,且位于所述第一信號傳輸線以及所述接地傳輸線的下方;第二接地層,位于所述介電層內高于所述第一層位的第三層位,且位于所述第一信號傳輸線以及所述接地傳輸線的上方;第一對介層連接窗,埋設于所述介電層內,且將所述接地傳輸線電性連接于所述第一接地層;以及第二對介層連接窗,埋設于所述介電層內,且將所述接地傳輸線電性連接于所述第二接地層。
本發明所公開的傳輸線結構,通過一對接地傳輸線、第一接地層及第二接地層、第一對介層連接窗以及第二對介層連接窗的排列布置,可有效抑制相鄰的信號傳輸線之間的串音干擾。
對于已經閱讀后續由各附圖及內容所顯示的較佳實施方式的本領域的技術人員來說,本發明的各目的是明顯的。
附圖說明
圖1A為根據本發明一實施例的用于集成電路的傳輸線結構的平面示意圖;
圖1B為沿圖1A中1B-1B’線的剖面示意圖;
圖2為圖1A及圖1B中第一接地層或第二接地層的平面示意圖;
圖3為根據本發明另一實施例的用于集成電路的傳輸線結構的平面示意圖;
圖4為根據本發明另一實施例的用于集成電路的傳輸線結構的剖面示意圖;
圖5為根據本發明又一實施例的用于集成電路的傳輸線結構的剖面示意圖。
具體實施方式
以下說明包含了本發明實施例的制作與目的。然而,可輕易了解以下說明在于闡明本發明實施例的制作與使用,并非用于限定本發明的范圍。在附圖及內文中,相同或相似的部件使用相同或相似的標號。再者,為了附圖的簡化與便利性,附圖中部件的外形及厚度得以放大。另外,在附圖中未示出的部件為本領域中慣用的部件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯發科技股份有限公司,未經聯發科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110384921.9/2.html,轉載請聲明來源鉆瓜專利網。





