[發(fā)明專利]封裝基板結(jié)構(gòu)及其制法

無效

• 申請(qǐng)?zhí)枺?/td>: 201110384315.7
• 申請(qǐng)日: 2011-11-28
• 公開（公告）號(hào): CN103094243A
• 公開（公告）日: 2013-05-08
• 發(fā)明（設(shè)計(jì)）人: 莊建隆;吳柏毅;李孟宗;姜亦震
• 申請(qǐng)（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L23/498
• 分類號(hào): H01L23/498;H01L21/48
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于一種基板結(jié)構(gòu)及其制法，尤指一種封裝基板結(jié)構(gòu)及其制法。

背景技術(shù)

傳統(tǒng)倒裝芯片(flip?chip)半導(dǎo)體封裝技術(shù)主要通過于芯片的電性接觸墊上形成焊料凸塊(solder?bump)，再通過該焊料凸塊直接與封裝基板電性連接，相比于打線(wire?bonding)方式來說，倒裝芯片技術(shù)的電路路徑較短，具有較佳的電性品質(zhì)，同時(shí)因可設(shè)計(jì)為晶背裸露形式，也可提高芯片散熱性。

請(qǐng)參閱圖1，其為現(xiàn)有例如第5,937,320號(hào)美國(guó)專利的具有凸塊底下金屬層的基板結(jié)構(gòu)的剖視圖，倒裝芯片技術(shù)通過于芯片10上形成焊料凸塊12前，先于芯片10的電性接觸墊101上全面性地形成鈦層11a與銅層11b，并于該電性接觸墊101上方的銅層11b上形成焊料凸塊12，最后再蝕刻移除未被該焊料凸塊12所覆蓋的鈦層11a與銅層11b，以于該焊料凸塊12底下定義出凸塊底下金屬層(Under?Bump?Metallurgy，簡(jiǎn)稱UBM)11，并借由該凸塊底下金屬層11使該焊料凸塊12牢固地接置于該芯片10的電性接觸墊101上。

然而，現(xiàn)有使用層疊的鈦層11a與銅層11b以構(gòu)成凸塊底下金屬層11時(shí)，由于該鈦層11a的蝕刻速度會(huì)大于銅層11b的蝕刻速度，因此該鈦層11a的側(cè)蝕情況嚴(yán)重，而造成如圖1所示的顯著底切(undercut)結(jié)構(gòu)，該底切結(jié)構(gòu)將會(huì)使應(yīng)力集中，因而容易在該點(diǎn)斷裂，導(dǎo)致整體信賴性不佳。

因此，如何避免上述現(xiàn)有技術(shù)中的種種問題，以避免凸塊底下金屬層因過度側(cè)蝕而形成嚴(yán)重底切結(jié)構(gòu)，進(jìn)而提升產(chǎn)品可靠度與良率，實(shí)已成為目前亟欲解決的課題。

發(fā)明內(nèi)容

有鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的在于提供一種封裝基板結(jié)構(gòu)及其制法，以有效減輕凸塊底下金屬層的外緣的側(cè)蝕現(xiàn)象。

本發(fā)明所揭示的封裝基板結(jié)構(gòu)包括：基板，其一表面具有至少一電性接觸墊；第一介電層，其形成于該基板的表面上，該第一介電層具有至少一第一開口與第二開口，其中，該第一開口對(duì)應(yīng)外露該電性接觸墊，該第二開口對(duì)應(yīng)設(shè)置于該第一開口的側(cè)周緣；凸塊底下金屬層，其對(duì)應(yīng)形成于該電性接觸墊及該第一介電層上，且延伸至該第二開口的側(cè)壁上；以及焊料凸塊，其形成于該凸塊底下金屬層上。

本發(fā)明還提供一種封裝基板結(jié)構(gòu)的制法，其包括：提供一表面具有至少一多個(gè)電性接觸墊的基板，該表面上形成有第一介電層，且該第一介電層具有至少一對(duì)應(yīng)外露該電性接觸墊的第一開口；于該第一介電層上形成至少一第二開口，其中，第二開口對(duì)應(yīng)設(shè)置于該第一開口的周緣側(cè)；于該介電層、電性接觸墊上形成金屬層，且該金屬層延伸至該第二開口的側(cè)壁上；以及形成焊料凸塊于該金屬層上。

由上可知，因?yàn)楸景l(fā)明的金屬層的外緣對(duì)應(yīng)位于各該環(huán)形開口的傾斜內(nèi)側(cè)壁上，也就是該凸塊底下金屬層的外緣傾斜向下且其上形成有焊料凸塊，而且蝕刻液本身并不易往上方流動(dòng)與蝕刻，所以可大幅減低最終蝕刻時(shí)的側(cè)蝕現(xiàn)象，并避免產(chǎn)生過度底切結(jié)構(gòu)，進(jìn)而改善整體結(jié)構(gòu)的信賴性與可靠度。

附圖說明

圖1為現(xiàn)有的具有凸塊底下金屬層的基板結(jié)構(gòu)的剖視圖。

圖2A至圖2F為本發(fā)明的封裝基板結(jié)構(gòu)及其制法的剖視圖，其中，圖2F’為圖2F的另一實(shí)施例。

主要組件符號(hào)說明

10????????????芯片

101，202，203?電性接觸墊

11????????????凸塊底下金屬層

11a，23a??????鈦層

11b，23b???銅層

12，25?????焊料凸塊

20?????????基板

200????????線路重新分布層

201????????表面

21?????????介電層

21a????????第一子介電層

21b????????第二子介電層

210????????介電層開口

211????????第一開口

212????????第二開口

23，23’???金屬層

24?????????阻層

240????????阻層開孔

26?????????鈍化保護(hù)層

W1，W2，W3?寬度。

具體實(shí)施方式

以下借由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。