[發(fā)明專利]一種FPGA控制設(shè)備的檢測(cè)裝置和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110383700.X
• 申請(qǐng)日: 2011-11-28
• 公開（公告）號(hào): CN102520710A
• 公開（公告）日: 2012-06-27
• 發(fā)明（設(shè)計(jì)）人: 張英文;李靜;竇曉光;劉朝輝
• 申請(qǐng)（專利權(quán)）人: 曙光信息產(chǎn)業(yè)（北京）有限公司
• 主分類號(hào): G05B23/02
• 分類號(hào): G05B23/02
• 代理公司: 北京安博達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11271
• 代理人: 徐國文

技術(shù)領(lǐng)域

本發(fā)明屬于信號(hào)檢測(cè)技術(shù)領(lǐng)域，具體涉及一種FPGA控制設(shè)備的檢測(cè)裝置和方法。

背景技術(shù)

在現(xiàn)在的網(wǎng)絡(luò)通信中，一些設(shè)備的主芯片由FPGA來實(shí)現(xiàn)，F(xiàn)PGA的內(nèi)部可集成MAC控制器、DDR控制器和QDR控制器等功能處理部件，相應(yīng)的，F(xiàn)PGA的周邊一般有MAC接入、內(nèi)存插槽、QDR存儲(chǔ)顆粒等板載器件。當(dāng)PCB板卡焊接好后，需要對(duì)這些內(nèi)部和外部的功能部件進(jìn)行正確性檢測(cè)，以排除可能的邏輯故障或硬件故障。

現(xiàn)有的FPGA板卡設(shè)備在焊接好后，對(duì)FPGA板卡設(shè)備的電氣檢測(cè)一般為通過物理方式測(cè)量板卡上的電阻或電壓來判斷是否存在硬件故障，但對(duì)一些PCB板上內(nèi)層或無測(cè)量孔的信號(hào)線則無法測(cè)量其正確性；FPGA內(nèi)部的功能也需要燒寫完整的固件程序才能進(jìn)行系統(tǒng)的調(diào)試，在調(diào)試過程中即使發(fā)現(xiàn)問題也不能很快就定位是否由何處的硬件故障引起。

專利號(hào)ZL200510080017.3，名稱為一種芯片接口檢測(cè)裝置及方法的發(fā)明中披露了一種利用外部檢測(cè)器件和內(nèi)部檢測(cè)器件檢測(cè)外部存儲(chǔ)模塊控制或數(shù)據(jù)正確性的方法，此方法對(duì)檢測(cè)FPGA外部的內(nèi)存設(shè)備有指導(dǎo)意義，但此方法具有所用設(shè)備多，且檢測(cè)內(nèi)容單一，只能對(duì)存儲(chǔ)模塊進(jìn)行檢測(cè)，不能對(duì)其他控制設(shè)備進(jìn)行檢測(cè)的缺陷。

發(fā)明內(nèi)容

為克服上述缺陷，本發(fā)明提供了一種FPGA控制設(shè)備的檢測(cè)裝置和方法，可有效定位可能存在的硬件故障，驗(yàn)證各控制通路的正確性。

為實(shí)現(xiàn)上述目的，本發(fā)明提供一種FPGA控制設(shè)備的檢測(cè)裝置，所述檢測(cè)裝置包括：內(nèi)存網(wǎng)卡單元和FPGA，所述內(nèi)存網(wǎng)卡單元包括內(nèi)存和PHY；所述FPGA包括：分別對(duì)所述內(nèi)存和所述PHY進(jìn)行控制的內(nèi)存控制器和MAC控制器；其改進(jìn)之處在于，所述FPGA還包括：與所述內(nèi)存控制器和所述MAC控制器分別連接的內(nèi)存檢測(cè)模塊和MAC檢測(cè)模塊，以及分別與所述內(nèi)存檢測(cè)模塊和所述MAC檢測(cè)模塊連接的結(jié)果匯總模塊。

本發(fā)明提供的優(yōu)選技術(shù)方案中，所述檢測(cè)裝置包括與所述FPGA連接的LED顯示單元。

本發(fā)明提供的第二優(yōu)選技術(shù)方案中，所述內(nèi)存包括DDR/2/3SDRAM和QDR/II/II+SRAM。

本發(fā)明提供的第三優(yōu)選技術(shù)方案中，所述PHY包括千兆PHY和萬兆PHY。

本發(fā)明提供的第四優(yōu)選技術(shù)方案中，所述內(nèi)存控制器包括DDR內(nèi)存控制器和QDR內(nèi)存控制器；所述DDR內(nèi)存控制器對(duì)DDR/2/3SDRAM進(jìn)行控制；QDR內(nèi)存控制器對(duì)QDR/II/II+SRAM進(jìn)行控制。

本發(fā)明提供的第五優(yōu)選技術(shù)方案中，所述MAC控制器包括千兆MAC控制器和萬兆MAC控制器。

本發(fā)明提供的第六優(yōu)選技術(shù)方案中，所述內(nèi)存檢測(cè)模塊包括DDR內(nèi)存檢測(cè)模塊和QDR內(nèi)存檢測(cè)模塊。

本發(fā)明提供的第七優(yōu)選技術(shù)方案中，所述MAC檢測(cè)模塊包括千兆MAC檢測(cè)模塊和萬兆MAC檢測(cè)模塊。

本發(fā)明提供的第八優(yōu)選技術(shù)方案中，所述結(jié)果匯總模塊將所述DDR內(nèi)存檢測(cè)模塊、所述QDR內(nèi)存檢測(cè)模塊、所述千兆MAC檢測(cè)模塊和所述萬兆MAC檢測(cè)模塊輸入的實(shí)時(shí)結(jié)果進(jìn)行寄存，當(dāng)所有的檢測(cè)結(jié)束后，所述結(jié)果匯總模塊會(huì)按照時(shí)間先后順序?qū)⑺膫€(gè)檢測(cè)模塊的最終結(jié)果依次輸出顯示給所述LED顯示單元。

本發(fā)明提供的第九優(yōu)選技術(shù)方案中，所述LED顯示單元包括8個(gè)LED指示燈。

本發(fā)明提供的第十優(yōu)選技術(shù)方案中，所述DDR內(nèi)存檢測(cè)模塊，用于檢測(cè)DDR/2/3?SDRAM的數(shù)據(jù)線、控制線及存儲(chǔ)空間。

本發(fā)明提供的較優(yōu)選技術(shù)方案中，所述QDR內(nèi)存檢測(cè)模塊，用于檢測(cè)QDR/II/II+SDRAM的數(shù)據(jù)線、控制線及存儲(chǔ)空間。

本發(fā)明提供的第二較優(yōu)選技術(shù)方案中，所述千兆MAC檢測(cè)模塊，用于檢測(cè)千兆網(wǎng)絡(luò)所在通路的數(shù)據(jù)傳輸正確性。

本發(fā)明提供的第三較優(yōu)選技術(shù)方案中，所述萬兆MAC檢測(cè)模塊，用于檢測(cè)萬兆網(wǎng)絡(luò)所在通路的數(shù)據(jù)傳輸正確性。

本發(fā)明提供的第四較優(yōu)選技術(shù)方案中，提供一種FPGA控制設(shè)備的檢測(cè)方法，所述檢測(cè)方法以地址線走1、地址線走0、數(shù)據(jù)線走1、數(shù)據(jù)線走0的方式對(duì)所述內(nèi)存進(jìn)行檢測(cè)，其特征在于，所述檢測(cè)方法以單burst的方式對(duì)存儲(chǔ)空間進(jìn)行檢測(cè)。

本發(fā)明提供的第五較優(yōu)選技術(shù)方案中，所述檢測(cè)方法包括如下步驟：