[發明專利]半導體結構及其形成方法有效
| 申請號: | 201110382468.8 | 申請日: | 2011-11-24 |
| 公開(公告)號: | CN102832200A | 公開(公告)日: | 2012-12-19 |
| 發明(設計)人: | 邱文智;吳倉聚;楊固峰;陳新瑜 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L23/538 | 分類號: | H01L23/538;H01L21/768 |
| 代理公司: | 北京德恒律師事務所 11306 | 代理人: | 陸鑫;房嶺梅 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 結構 及其 形成 方法 | ||
技術領域
本發明大體上涉及半導體領域,更具體地涉及的是半導體結構及其形成方法。
背景技術
自從發明了集成電路,由于各種電子部件(即,晶體管、二極管、電阻器、電容器等)在集成密度上的持續改進,半導體工業經歷了持續迅速的發展。在很大程度上,這種集成密度的改進源于最小部件尺寸的再三減小,從而允許在給定區域內集成更多的部件。
實際上,這些集成改進實際上是二維(2D)的,在其中,集成部件所占據的體積基本上處在半導體晶圓的表面上。盡管光刻的重大改進致使2D集成電路的形成得到相當大的改進,但對于在二維中所能夠實現的密度而言仍存在物理限制。這些限制之一便是制造這些部件所需的最小尺寸。同時,置入到一個芯片中的器件越多,所需的設計就更加復雜。
為了解決上述限制,由此產生了三維集成電路(3D?IC)。在傳統的3DIC形成工藝中,形成兩個晶圓,每個都包括集成電路。然后將這些晶圓與對的器件相接合。然后形成通孔來互連第一晶圓和第二晶圓上的器件。
近來,越來越多地將硅通孔(TSV,也被稱作晶圓通孔)作為實現3DIC的方式。通常,底部晶圓與頂部晶圓相接合。這兩個晶圓都包括形成在襯底上方的集成電路。底部晶圓中的集成電路通過互連結構與頂部晶圓中的集成電路相連接。晶圓中的集成電路進一步通過硅通孔與外部焊盤相連接。堆疊的晶圓可以經歷切割工藝,從而提供多個堆疊的管芯結構。
發明內容
為了解決現有技術中所存在的問題,根據本發明的一個方面,提供了一種半導體結構,包括:介電層,被設置在襯底上方;金屬線,被設置在所述介電層中;以及硅通孔(TSV)結構,連續地延伸穿過所述介電層和所述襯底,其中,所述金屬線的表面與所述TSV結構的表面基本上齊平。
在該半導體結構中,所述介電層的表面與所述TSV結構的所述表面基本上齊平。
在該半導體結構中,進一步包括:至少一個接觸塞,電連接在所述金屬線和晶體管之間,所述晶體管被設置在所述襯底上方。
在該半導體結構中,所述TSV結構在與所述至少一個接觸塞和所述金屬線之間的界面基本上齊平的區域上是連續的。
在該半導體結構中,所述介電層在所述TSV結構和所述襯底之間連續地延伸。
在該半導體結構中,位于所述TSV結構和所述襯底之間的所述介電層的第一部分厚于位于所述襯底上方的所述介電層的第二部分。
在該半導體結構中,所述半導體結構是中介層,并且所述金屬線是所述中介層的再分布層(RDL)的一部分。
根據本發明的另一方面,提供了一種半導體結構,包括:硅通孔(TSV)結構,連續地延伸穿過襯底;襯墊層,在所述襯底上方以及所述TSV結構和所述襯底之間連續地延伸,其中,所述襯墊層的表面與所述TSV結構的表面基本上齊平;以及金屬線,被設置在所述襯墊層中。
在該半導體結構中,所述金屬線的表面與所述TSV結構的所述表面基本上齊平。
在該半導體結構中,進一步包括:至少一個接觸塞,電連接在所述金屬線和晶體管之間,所述晶體管被設置在所述襯底上方。
在該半導體結構中,所述TSV結構在與所述至少一個接觸塞和所述金屬線之間的界面基本上齊平的區域上是連續的。
在該半導體結構中,位于所述TSV結構和所述襯底之間的所述襯墊層的第一部分厚于位于所述襯底上方的所述襯墊層的第二部分。
在該半導體結構中,所述半導體結構是中介層,并且所述金屬線是所述中介層的再分布層(RDL)的一部分。
根據本發明的有一方面,提供了一種形成半導體結構的方法,所述方法包括:在襯底中形成硅通孔(TSV)開口;形成介電層,所述介電層在所述襯底上方連續地延伸并且延伸至所述TSV開口中;在所述介電層上方和所述TSV開口中形成至少一種導電材料;去除位于所述介電層上方的所述至少一種導電材料的一部分,從而在所述襯底中形成TSV結構;在所述介電層中形成金屬線;以及去除所述襯底的一部分,使得所述TSV結構連續地延伸穿過所述襯底和所述介電層。
在該方法中,形成所述金屬線包括:在所述介電層上方形成保護層;在所述保護層上方形成經過圖案化的掩模層,所述經過圖案化的掩模層覆蓋所述TSV結構并且暴露出所述保護層的一部分;通過利用所述經過圖案化的掩模層作為蝕刻掩模來去除所述保護層的所述暴露出的部分和所述介電層的一部分,從而在所述介電層中形成開口;去除所述經過圖案化的掩模層;以及在所述介電層中的所述開口中形成所述金屬線。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110382468.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:整合素αVβ8中和抗體
- 下一篇:生理參數指標運算系統及方法





