[發明專利]半導體結構及其形成方法

有效

• 申請號: 201110382468.8
• 申請日: 2011-11-24
• 公開（公告）號: CN102832200A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 邱文智;吳倉聚;楊固峰;陳新瑜
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

1.一種半導體結構，包括：

介電層，被設置在襯底上方；

金屬線，被設置在所述介電層中；以及

硅通孔(TSV)結構，連續地延伸穿過所述介電層和所述襯底，其中，所述金屬線的表面與所述TSV結構的表面基本上齊平。

2.根據權利要求1所述的半導體結構，其中，所述介電層的表面與所述TSV結構的所述表面基本上齊平，或者

進一步包括：

至少一個接觸塞，電連接在所述金屬線和晶體管之間，所述晶體管被設置在所述襯底上方，并且

其中，所述TSV結構在與所述至少一個接觸塞和所述金屬線之間的界面基本上齊平的區域上是連續的，或者

其中，所述介電層在所述TSV結構和所述襯底之間連續地延伸，并且

其中，位于所述TSV結構和所述襯底之間的所述介電層的第一部分厚于位于所述襯底上方的所述介電層的第二部分，或者

其中，所述半導體結構是中介層，并且所述金屬線是所述中介層的再分布層(RDL)的一部分。

3.一種半導體結構，包括：

硅通孔(TSV)結構，連續地延伸穿過襯底；

襯墊層，在所述襯底上方以及所述TSV結構和所述襯底之間連續地延伸，其中，所述襯墊層的表面與所述TSV結構的表面基本上齊平；以及

金屬線，被設置在所述襯墊層中。

4.根據權利要求3所述的半導體結構，其中，所述金屬線的表面與所述TSV結構的所述表面基本上齊平，或者

進一步包括：

至少一個接觸塞，電連接在所述金屬線和晶體管之間，所述晶體管被設置在所述襯底上方，并且

其中，所述TSV結構在與所述至少一個接觸塞和所述金屬線之間的界面基本上齊平的區域上是連續的，或者

其中，位于所述TSV結構和所述襯底之間的所述襯墊層的第一部分厚于位于所述襯底上方的所述襯墊層的第二部分，或者

其中，所述半導體結構是中介層，并且所述金屬線是所述中介層的再分布層(RDL)的一部分。

5.一種形成半導體結構的方法，所述方法包括：

在襯底中形成硅通孔(TSV)開口；

形成介電層，所述介電層在所述襯底上方連續地延伸并且延伸至所述TSV開口中；

在所述介電層上方和所述TSV開口中形成至少一種導電材料；

去除位于所述介電層上方的所述至少一種導電材料的一部分，從而在所述襯底中形成TSV結構；

在所述介電層中形成金屬線；以及

去除所述襯底的一部分，使得所述TSV結構連續地延伸穿過所述襯底和所述介電層。

6.根據權利要求5所述的方法，其中，形成所述金屬線包括：

在所述介電層上方形成保護層；

在所述保護層上方形成經過圖案化的掩模層，所述經過圖案化的掩模層覆蓋所述TSV結構并且暴露出所述保護層的一部分；

通過利用所述經過圖案化的掩模層作為蝕刻掩模來去除所述保護層的所述暴露出的部分和所述介電層的一部分，從而在所述介電層中形成開口；

去除所述經過圖案化的掩模層；以及

在所述介電層中的所述開口中形成所述金屬線。

7.根據權利要求6所述的方法，其中，在所述介電層中的所述開口中形成所述金屬線包括：

在所述保護層上方和所述介電層中的所述開口中形成至少一種金屬材料；以及

通過化學機械拋光(CMP)工藝去除位于所述介電層上方的所述至少一種金屬材料的一部分，從而在所述介電層中的所述開口中形成所述金屬線，其中，所述TSV結構的表面與所述金屬線的表面基本上齊平。

8.根據權利要求6所述的方法，其中，提供所述保護層來防止所述TSV結構被所述經過圖案化的掩模層氧化。

9.根據權利要求5所述的方法，進一步包括：

在所述襯底上方形成至少一個晶體管；以及

形成至少一個接觸塞，所述接觸塞電連接在所述金屬線和所述至少一個晶體管之間，其中，所述介電層的表面與所述TSV結構的所述表面基本上齊平。

10.根據權利要求9所述的方法，其中，所述TSV結構在與所述至少一個接觸塞和所述金屬線之間的界面基本上齊平的區域上不具有界面。