[發明專利]半導體存儲器件和半導體存儲器件的驅動方法

有效

• 申請號: 201110379558.1
• 申請日: 2011-11-07
• 公開（公告）號: CN102543174A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 竹村保彥
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 錢孟清

技術領域

本發明涉及包括半導體的存儲器件。

背景技術

作為在各種電子產品和電子儀器產品中使用的包括半導體的存儲器件，可給出動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)等。

在DRAM中，通過將電荷保持在設置于存儲單元內的電容器中來儲存數據。然而，即使當用于開關的晶體管處于截止狀態時，也在源極和漏極之間產生微量漏電流；由此，數據在相對較短時間(最長為數十秒)內丟失。因此，數據需要以有規律循環(通常為每數十毫秒一次)重寫(刷新)，并且甚至在待機時段中功耗也高。

盡管已嘗試了電路的微型化，但由于電容器的電容需要保持恒定(一般而言為10fF或更高)，因此形成深孔(溝槽)或煙囪狀凸起(疊層)以用作電容器。通過該微型化，其高寬比(高度/深度與基底之比)已變成50或更大。需要用于形成這種結構的特定技術(參見非專利文獻1和非專利文獻2)。

在SRAM中，通過利用觸發器電路的雙穩態來保持數據。當在SRAM的觸發器電路中使用CMOS逆變器(互補逆變器)時，待機期間功耗的量顯著小于DRAM(參見專利文獻1)。因此，對于例如蜂窩電話的應用，替代DRAM使用SRAM，其中數據寫入和數據讀取的頻率不那么高，且待機時段比執行數據寫入和數據讀取的時段長得多。然而，因為在一個存儲單元中使用六個晶體管，所以集成程度比DRAM的低，每比特的單位成本是DRAM的10倍或更高。

近年來，已經設計了處于截止狀態時源極和漏極之間的漏電流的量極小、且具有極佳電荷保持特性的晶體管，并且已提出了使用該晶體管的存儲單元(參見專利文獻2)。在使用此結構的晶體管的情形中，一個存儲單元需要兩個晶體管；然而，與DRAM不同，不需要具有大電容的電容器。此外，可在無需刷新操作的情況下將數據保持極長的時段。

[參考文獻]

[專利文獻]

[專利文獻1]美國專利No.5744844

[專利文獻2]美國專利申請公開No.2011/0101334

[非專利文獻]

[非專利文獻1]K.Kim在2005年國際電子器件會議的技術摘錄中第333-336頁的“亞50nm的DRAM和NAND閃存的制造技術”(Technology?forsub-50nm?DRAM?and?NAND?flash?manufacturing)。

[非專利文獻2]W.Mueller等人在2005年國際電子器件會議的技術摘錄中第347-350頁的“對40nm大小DRAM單元的挑戰”(Challenges?for?theDRAM?cell?scaling?to?40nm)。

發明內容

本發明的一個目的是提供一種新穎的半導體器件(具體而言為半導體存儲器件)。另一個目的是提供新穎半導體器件的驅動方法(具體而言為半導體存儲器件的驅動方法)。此外，又一個目的是提供新穎半導體器件的制造方法(具體而言為半導體存儲器件的制造方法)。

根據本發明，提供了待機時段中的每比特功耗比DRAM低、且集成程度比SRAM高的半導體存儲器件，在該半導體存儲器件中使用的存儲單元，其驅動方法，及其制造方法。

此外，根據本發明，提供了其中使用三個或更少晶體管且在待機時段中消耗1×10^-20A或更小的電流的存儲單元、以及包括這種存儲單元的半導體器件。根據本發明，實現以上目的的至少之一。

以下將描述本發明；本說明書中使用的術語將作簡短描述。首先，在本說明書中，當晶體管的源極和漏極之一稱為漏極時，另一個稱為源極。即，不根據電位水平來作區分。因此，本說明書中稱為源極的部分可替代地稱為漏極。

即使在本說明書中使用表述“連接”時，也存在不形成物理連接部分且布線僅在實際電路中延展的情形。例如，在包括場效應晶體管(FET)的電路中，在一些情形中一條布線用作多個FET的柵極。在該情形中，在電路圖中可例示具有多個分支的一條布線。即使在該情形中，也可在本說明書中使用表述“布線連接至柵極”。

注意，在本說明書中，在引用矩陣中的具體行、具體列或具體位置時，在一些情形中附圖標記伴有如下的表示坐標的標記，例如：“寫晶體管WTr_n_m”、“位線BL_m”以及“寫字線WWL_n”。在不指定行、列或位置的情形，在統指元件的情形，或者位置明確的情形中，可使用以下表述：“寫晶體管WTr”、“位線BL”和“寫字線WWL”或簡單的“寫晶體管”、“位線”和“寫字線”。