[發(fā)明專利]疊層式半導(dǎo)體組件制備方法

有效

• 申請?zhí)枺?/td>: 201110378837.6
• 申請日: 2011-11-21
• 公開（公告）號: CN102629561A
• 公開（公告）日: 2012-08-08
• 發(fā)明（設(shè)計(jì)）人: 林文強(qiáng);王家忠
• 申請（專利權(quán)）人: 鈺橋半導(dǎo)體股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/552;H01L21/60;H01L21/50
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 宋焰琴

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種半導(dǎo)體組件的制備方法，尤指一種疊層式半導(dǎo)體組件的制備方法，其中該組件包括半導(dǎo)體元件、散熱座、黏著層、被覆穿孔及增層電路。

背景技術(shù)

改善效能及降低尺寸與重量仍是電子系統(tǒng)領(lǐng)域持續(xù)追求的目標(biāo)。目前已提出許多符合上述需求的技術(shù)方案，其通過使用不同結(jié)構(gòu)、材料、設(shè)備、工藝節(jié)點(diǎn)及制備方法，以兼顧提高效能、實(shí)時(shí)上市及降低成本的考慮。在所有技術(shù)方案中，封裝層級的技術(shù)創(chuàng)新被認(rèn)為是最符合經(jīng)濟(jì)效益且最不耗時(shí)的選擇。此外，當(dāng)欲進(jìn)一步將芯片尺寸降至納米等級以下時(shí)，材料、設(shè)備及工藝開發(fā)等昂貴費(fèi)用將導(dǎo)致該技術(shù)面臨極大瓶頸，因此目前已著重于封裝技術(shù)，以適應(yīng)更智能且更微小裝置的需求。

如球門陣列封裝(BGA)及方形扁平無引腳封裝(QFN)的塑料封裝通常是每一封裝體中包含一枚芯片。為了提供更多功能并將信號延遲現(xiàn)象降至最低，目前可行的方式是將多枚芯片疊層在一封裝體中，以縮短連線長度并維持最小足印(footprint)。例如，迭置具有各自存儲(chǔ)器芯片的移動(dòng)處理器晶粒，以改善元件速度、足印及功率消耗。此外，在模塊中迭置多枚芯片的方式，可在不同工藝節(jié)點(diǎn)提供包括邏輯、記憶、模擬、RF、整合型被動(dòng)元件(IPC)及微機(jī)電系統(tǒng)(MEMS)等不同功能芯片，如28納米高速邏輯及130納米模擬。

雖然文獻(xiàn)已報(bào)導(dǎo)許多三維封裝結(jié)構(gòu)，但仍有許多效率相關(guān)的缺失尚待改善。例如，在有限空間中迭置多個(gè)元件往往會(huì)面臨到元件間噪聲干擾(如電磁干擾)等不理想狀況。據(jù)此，當(dāng)元件進(jìn)行高頻率電磁波信號傳輸或接收時(shí)，上述問題將不利于疊層元件的信號完整性。此外，由于半導(dǎo)體元件在高溫操作下易產(chǎn)生效率衰退甚至立即故障的問題，因此包裹于熱絕緣材料(如介電材料)內(nèi)的芯片所產(chǎn)生的熱聚集會(huì)對組件造成嚴(yán)重?fù)p害。據(jù)此，目前亟需發(fā)展一種可解決電磁干擾問題、加速散熱效果并維持低制作成本的疊層式半導(dǎo)體組件。

Eichelberger的美國專利(專利案號5,111,278)公開了一種三維疊層式的多芯片模塊，其是將半導(dǎo)體芯片設(shè)置于平坦襯底上，并使用封裝材料進(jìn)行密封，其中該封裝材料具有形成于連接墊上的盲孔。設(shè)置于封裝材料上的導(dǎo)電圖案延伸至顯露的打線墊，以從模塊上表面連接該些半導(dǎo)體芯片。該模塊布有被覆穿孔，以連接上下電路，進(jìn)而達(dá)到嵌埋式芯片的三維疊層結(jié)構(gòu)。然而，大部分塑料材料的導(dǎo)熱性偏低，因此該塑料組件會(huì)有熱效率差且無法對嵌埋芯片提供電磁屏蔽保護(hù)作用的缺點(diǎn)。

Mowatt等人的美國專利(專利案號5,432,677)、Miura等人的美國專利(專利案號5,565,706)、Chen等人的美國專利(專利案號6,680,529)及Sakamoto等人的美國專利(專利案號7,842,887)公開了多種嵌埋式模塊，以解決制作合格率及可靠度問題。然而，該些專利所提出的方案都無法對散熱問題提出適當(dāng)?shù)慕鉀Q方式，或者無法對嵌埋式芯片提供有效的電磁屏蔽保護(hù)作用。

Hsu的美國專利(專利案號7,242,092)及Wong的美國專利(專利案號7,656,015)公開了一種組件，其是將半導(dǎo)體芯片容置于底部具有金屬層的凹穴中，以加速嵌埋芯片的散熱效果。除了該結(jié)構(gòu)底部金屬層散熱效果有限的問題外，由于襯底上的凹穴是通過對襯底進(jìn)行激光或等離子體刻蝕而形成，因此其主要缺點(diǎn)還包括形成凹穴時(shí)導(dǎo)致產(chǎn)量偏低及成本偏高的問題。

Enomoto的美國專利(專利案號7,777,328)公開了一種散熱增益型組件，其是通過微加工或磨除部分金屬的方式，形成設(shè)置晶粒用的凹穴。金屬板下凹深度控制不一致的現(xiàn)象易造成量產(chǎn)時(shí)產(chǎn)量及合格率偏低的問題。此外，由于厚金屬板會(huì)阻擋垂直連接至底表面的電性連接路徑，因此必須先形成布有通孔的樹脂，接著再在金屬塊中形成金屬化鍍覆通孔。但此繁復(fù)的工藝會(huì)導(dǎo)致制作合格率過低及成本過高。

Ito等人的美國專利(專利案號7,957,154)公開了一種組件，其是在開口內(nèi)表面上形成金屬層，可保護(hù)嵌埋的半導(dǎo)體芯片免于電磁干擾。與其它形成開口的方法一樣，樹脂開孔形成不一致的現(xiàn)象將導(dǎo)致此組件面臨制備產(chǎn)量差及合格率低的問題。此外，由于金屬是通過電鍍工藝形成于開口中，因此其厚度有限，對封裝的熱效率沒什么改善效果。

有鑒于現(xiàn)有高功率及高效率半導(dǎo)體元件封裝種種發(fā)展情形及限制，目前仍需發(fā)展一種符合成本效益、產(chǎn)品可靠、適于生產(chǎn)、多功能、提供良好信號完整性、具有優(yōu)異散熱性的疊層式半導(dǎo)體組件。

發(fā)明內(nèi)容