[發(fā)明專利]三維層疊存儲(chǔ)器及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110376702.6
• 申請(qǐng)日: 2011-11-23
• 公開(kāi)（公告）號(hào): CN103137625A
• 公開(kāi)（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 霍宗亮;劉明
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115;H01L21/8247;G11C16/04
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 逯長(zhǎng)明;王寶筠

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件及制造技術(shù)，更具體地說(shuō)，涉及一種三維岑跌存儲(chǔ)器及其制造方法。

背景技術(shù)

隨著可攜式個(gè)人設(shè)備的流行，對(duì)存儲(chǔ)器的需求進(jìn)一步的增加，對(duì)存儲(chǔ)器技術(shù)的研究成為了信息技術(shù)研究的重要方向，為了更好地提高存儲(chǔ)密度和數(shù)據(jù)存儲(chǔ)的可靠性，研發(fā)重點(diǎn)逐漸主要集中在非揮發(fā)性存儲(chǔ)器。

隨著半導(dǎo)體器件的高度集成，對(duì)應(yīng)于傳統(tǒng)的平面結(jié)構(gòu)的存儲(chǔ)器，在溝道尺寸不斷變小的過(guò)程中遇到越來(lái)越嚴(yán)重的技術(shù)問(wèn)題，例如串?dāng)_、寫(xiě)入速度慢等，平面結(jié)構(gòu)難以適應(yīng)20納米節(jié)點(diǎn)后的存儲(chǔ)器技術(shù)發(fā)展的要求。為此，三維存儲(chǔ)技術(shù)應(yīng)運(yùn)而生，也被認(rèn)為是后20納米節(jié)點(diǎn)的關(guān)鍵技術(shù)。

目前，提出了一種三維層疊技術(shù)的立體存儲(chǔ)器件結(jié)構(gòu)，如圖1所示，這種結(jié)構(gòu)采用了多層堆棧溝道的垂直柵(VG，Vertical?Gate)結(jié)構(gòu)，多層堆棧溝道110包括一層多晶硅110a、一層氧化硅110b交替堆疊而成，根據(jù)具體的設(shè)計(jì)需要確定多層堆棧的層數(shù)，在多層堆棧的側(cè)壁及頂部形成柵堆棧120及其上的柵電極130，柵堆棧120例如ONO(SiO₂-Si₃N₄-SiO₂)的存儲(chǔ)結(jié)構(gòu)，這樣的結(jié)構(gòu)通過(guò)從柵堆棧120的側(cè)向柵控制的側(cè)向垂直溝道完成整個(gè)存儲(chǔ)串上的信息操作，這種多層堆棧結(jié)構(gòu)的存儲(chǔ)器極大的提高了存儲(chǔ)密度。

然而問(wèn)題在于，三維層疊結(jié)構(gòu)的立體存儲(chǔ)器一般采用多晶硅材料作為溝道材料，其載流子的遷移率遠(yuǎn)低于常規(guī)硅溝道的遷移率，因此在存儲(chǔ)串中的開(kāi)態(tài)電流很小，使得存儲(chǔ)單元的信息讀出面臨困難，特別是高密度的要求使得堆疊層數(shù)提高的同時(shí)每層多晶硅的厚度減小，這樣每個(gè)存儲(chǔ)單元的溝道寬度減小，進(jìn)一步減小了溝道開(kāi)態(tài)電流。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種三維層疊存儲(chǔ)器，增大溝道中的開(kāi)態(tài)電流，提高了三維層疊存儲(chǔ)器的性能。

為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了如下技術(shù)方案：

一種三維層疊存儲(chǔ)器，包括：

襯底；

襯底上的多層堆棧溝道，所述多層堆棧溝道包括交替層疊的半導(dǎo)體層和介質(zhì)層，其中，所述半導(dǎo)體層的寬度大于介質(zhì)層的寬度；

覆蓋所述多層堆棧溝道外表面的柵堆棧；

在所述柵堆棧上的柵電極。

可選地，所述半導(dǎo)體層的側(cè)壁基本為拱形。

可選地，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。

根據(jù)本發(fā)明的另一方面，還提出了一種三維層疊存儲(chǔ)器，包括：

襯底；

襯底上的多層堆棧溝道，所述多層堆棧溝道包括間隔層疊的多層半導(dǎo)體層，所述半導(dǎo)體層的側(cè)壁基本為拱形；

包圍所述半導(dǎo)體層外表面的柵堆棧；

包圍所述柵堆棧外表面的柵電極。

可選地，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。

根據(jù)本發(fā)明的又一方面，還提出了一種三維層疊存儲(chǔ)器的制造方法，包括：

提供襯底；

在所述襯底上依次形成交替層疊的半導(dǎo)體層和介質(zhì)層；

圖案化所有半導(dǎo)體層和介質(zhì)層；

選擇性對(duì)所述介質(zhì)層進(jìn)行過(guò)刻蝕，以形成半導(dǎo)體層的寬度大于介質(zhì)層的多層堆棧溝道；

在所述多層堆棧溝道外表面上形成柵堆棧；

在所述柵堆棧外表面上形成柵電極。

可選地，選擇性對(duì)所述介質(zhì)層進(jìn)行過(guò)刻蝕的步驟為：選擇性部分去除所述介質(zhì)層，在半導(dǎo)體層間形成通孔，以形成包括間隔層疊的半導(dǎo)體層的多層堆棧溝道。

可選地，在選擇性對(duì)所述介質(zhì)層進(jìn)行過(guò)刻蝕之后，形成柵堆棧之前，還包括步驟：

進(jìn)行熱氧化工藝，在半導(dǎo)體層暴露的表面上形成半導(dǎo)體氧化層；

去除半導(dǎo)體氧化層。

可選地，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。

與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明實(shí)施例的三維層疊存儲(chǔ)器，多層溝道堆棧中的介質(zhì)層的寬度小于半導(dǎo)體層的寬度或者去除該介質(zhì)層，使多層溝道堆棧中的半導(dǎo)體層與柵堆棧的接觸面積增大，而不是現(xiàn)有技術(shù)中僅為半導(dǎo)體層的側(cè)壁部分與柵堆棧接觸，從而增大溝道的有效寬度，增大溝道中的開(kāi)態(tài)電流，提高了三維層疊存儲(chǔ)器的性能。

附圖說(shuō)明

通過(guò)附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。

圖1為現(xiàn)有技術(shù)中的三維層疊存儲(chǔ)器的立體結(jié)構(gòu)示意圖；

圖2為圖1的三維層疊存儲(chǔ)器的截面示意圖；