[發明專利]一種監控金屬層過刻蝕的方法及監控模塊有效

申請號：	201110373594.7	申請日：	2011-11-22
公開（公告）號：	CN103137510A	公開（公告）日：	2013-06-05
發明（設計）人：	馬萬里;趙文魁	申請（專利權）人：	北大方正集團有限公司;深圳方正微電子有限公司
主分類號：	H01L21/66	分類號：	H01L21/66;G01B7/06
代理公司：	北京同達信恒知識產權代理有限公司 11291	代理人：	郭潤湘
地址：	100871 北京市***	國省代碼：	北京;11
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種監控金屬刻蝕方法模塊
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及芯片制作領域，尤其涉及一種監控金屬層過刻蝕的方法及監控模塊。

背景技術

目前，為進一步判斷芯片模塊的金屬層刻蝕的圖形是否合格，還設置了兩種監控圖形(即PCM)，具體如下：

結構1、如圖1A所示，為間距性(即Spacing)結構，用以監控需要保留的金屬條之間是否發生連條的現象；PAD-1相連的金屬條Metal-A應該與PAD-2相連的金屬條Metal-B是斷開的，如果對芯片模塊的金屬層刻蝕不準確，則可能會導致金屬條Metal-A(圖1A中白色部分的金屬條)和金屬條Metal-B(圖1A中黑色部分的金屬條)連接在一塊，從而可能會導致電路發生短路。

結構2、如圖1B所示，為連續性(即Continuity)結構，用于監控連續性的金屬條是否發生斷條的現象，PAD-1的部分金屬條需要與PAD-2的部分金屬條連接，若對芯片模塊的金屬層刻蝕不準確將可能會導致金屬條斷條的現象。

上述兩種結構是比較典型的結構，能夠很好的檢測金屬條連條或斷條的情況；由于金屬層過刻蝕的時間不合適以及均勻性差等因素將可能造成晶圓中心失效，如圖2所示；因此，通常情況下確定金屬刻蝕的最佳工藝條件時會進行刻蝕條件拉偏。

目前，在制作芯片的過程中，需要將多個芯片圖形(即用于制作芯片的有效圖形)曝光在同一晶圓上，如圖3所示，并在該晶圓上對多個芯片圖形進行層間介質層沉積、層間介質層刻蝕、金屬層沉積、金屬層刻蝕等相關的處理后得到多個芯片模塊；在晶圓上對多個芯片模塊進行金屬層刻蝕時，可能會由于控制不當而導致金屬層過刻蝕，從而將設置在金屬層下面的氧化層部分被刻蝕掉；如果氧化層被刻蝕的量較少則不會影響芯片的正常使用，但是當氧化層被刻蝕的量較多時則可能會導致芯片報廢。為避免不良芯片流入市場，現有技術中，在對晶圓上的芯片模塊進行金屬層刻蝕之后，通過測量某一個芯片模塊的氧化層的厚度來確定整個晶圓的所有芯片模塊的金屬層刻蝕的刻蝕量；但是，晶圓上不同組的芯片模塊的刻蝕速率可能不同，因此，對各組的芯片模塊進行金屬層刻蝕的刻蝕量也不同；如果僅根據某一芯片模塊的氧化層厚度來確定整個晶圓的所有芯片模塊的金屬層蝕刻蝕量則會存在以偏概全的問題，確定芯片模塊的金屬層過刻蝕量不準確。

發明內容

本發明實施例提供一種監控金屬層過刻蝕的方法及監控模塊，以提高對晶圓上各組芯片模塊的金屬層過刻蝕情況進行監控的準確性，從而提高確定芯片模塊異常的準確性與有效性。

一種監控金屬層過刻蝕的方法，包括：

將晶圓上同時曝光的芯片模塊劃分到一組芯片模塊中，以得到多組芯片模塊；每組芯片模塊包含至少兩個芯片模塊；

針對每組芯片模塊設置有至少一個監控模塊，其中所述監控模塊設置在該組芯片模塊包含的芯片模塊之間的劃片道中；

針對每組芯片模塊，對所述每組芯片模塊對應的監控模塊的電性能進行測試，根據測試結果確定所述每組芯片模塊的金屬層過刻蝕量。

較佳地，監控模塊通過以下步驟得到：

在劃片道的硅襯底上設置多晶條；

在所述硅襯底上形成層間介質層，所述層間介質層覆蓋所述硅襯底和所述多晶條；

對所述層間介質層進行刻蝕，以刻蝕掉覆蓋在所述多晶條上的層間介質層；

在所述層間介質層上沉積金屬層，所述金屬層覆蓋所述多晶條和所述層間介質層；

對所述金屬層進行刻蝕，以蝕刻掉覆蓋在所述多晶條上的金屬層。