[發明專利]FinFET器件制造方法

有效

• 申請號: 201110372141.2
• 申請日: 2011-11-21
• 公開（公告）號: CN103123899A
• 公開（公告）日: 2013-05-29
• 發明（設計）人: 趙猛;三重野文健
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

1.一種FinFET器件制造方法，其特征在于，包括：

提供半導體襯底，在所述半導體襯底上形成外延硅層；

圖案化所述外延硅層，形成FinFET基體，所述FinFET基體包括源區和漏區以及位于所述源區和漏區之間的溝道區；

形成圍繞在所述溝道區兩側和上方的多晶硅虛擬柵極結構；

在所述半導體襯底與FinFET基體上方沉積介質層，并化學機械平坦化至多晶硅虛擬柵極結構頂部；

以所述介質層為掩膜，移除所述多晶硅虛擬柵極結構及其下方的預定義厚度的外延硅層，形成溝道開口；

沿所述溝道開口的兩側壁橫向外延生長SiGe層，對所述SiGe層進行Si和/或Ge離子的等離子體非晶化表面注入；

重結晶退火，形成應變硅溝道；

形成圍繞在所述應變硅溝道兩側和上方的柵極結構。

2.如權利要求1所述的FinFET器件制造方法，其特征在于，所述溝道區為沙漏狀或條狀。

3.如權利要求1所述的FinFET器件制造方法，其特征在于，所述介質層包括氧化層和氮化層。

4.如權利要求1所述的FinFET器件制造方法，其特征在于，移除所述多晶硅虛擬柵極結構及其下方的預定義厚度的外延硅層時，所述預定義厚度為10nm～200nm。

5.如權利要求1所述的FinFET器件制造方法，其特征在于，在所述溝道開口中選擇性側向外延生長的SiGe層中，鍺離子的濃度為5％～35％。

6.如權利要求1所述的FinFET器件制造方法，其特征在于，對所述SiGe層進行Si和/或Ge離子的等離子體非晶化表面注入時，Si和/或Ge離子的等離子體非晶化表面注入的能量為5KeV～10KeV，劑量1E14～1E16/cm²，角度為0～45度。

7.如權利要求1所述的FinFET器件制造方法，其特征在于，對所述SiGe層進行Si和/或Ge離子的等離子體非晶化表面注入之前或之后還包括向所述SiGe層中注入氟離子。

8.如權利要求1所述的FinFET器件制造方法，其特征在于，所述應變硅溝道還包括應變SiC層，通過向所述溝道開口下方的外延硅層中摻雜C離子形成或者在重結晶退火的SiGe層上方形成，其厚度與所述重結晶退火的SiGe層的厚度之和為所述預定義厚度。

9.如權利要求1所述的FinFET器件制造方法，其特征在于，所述應變SiC層中碳離子的濃度2％～13％。

10.如權利要求1所述的FinFET器件制造方法，其特征在于，在形成圍繞在所述應變硅溝道兩側和上方的柵極結構之后，還包括：

以所述柵極結構為掩膜，對所述源區和漏區進行輕摻雜源/漏區離子注入以及源/漏極離子注入，形成源極和漏極。