[發明專利]一種BiCMOS工藝中寄生N-I-P型PIN器件結構及其制造方法

有效

• 申請號: 201110372027.X
• 申請日: 2011-11-21
• 公開（公告）號: CN103123931A
• 公開（公告）日: 2013-05-29
• 發明（設計）人: 胡君;劉冬華;錢文生;段文婷;石晶
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/73
• 分類號: H01L29/73;H01L29/06;H01L21/331
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體制造領域，特別是涉及一種BiCMOS工藝中寄生N-I-P型PIN器件結構。本發明還涉及一種BiCMOS工藝中寄生N-I-P型PIN器件結構的制造方法。

背景技術

常規的Bipolar(絕緣柵雙極型晶體管)采用高摻雜的集電區埋層，以降低集電區電阻，采用高濃度高能量N型注入，連接集電區埋層，形成集電極引出端(collector?pick-up)。集電區埋層上外延中低摻雜的集電區，在P型摻雜的外延形成基區，然后重N型摻雜多晶硅構成發射極，最終完成bipolar的制作。如圖1所示，一種傳統PIN器件結構其缺點是正向導通電流能力有限，插入損耗大。

發明內容

本發明要解決的技術問題是提供一種BiCMOS工藝中寄生N-I-P型PIN器件結構能增加PIN器件的正向導通電流，增加PIN器件的有效面積，降低PIN器件的插入損耗。為此，本發明還提供了一種BiCMOS工藝中寄生N-I-P型PIN器件結構的制造方法。

為解決上述技術問題，本發明寄生N-I-P型PIN器件結構，包括：P型襯底上方形成有有源區，P型膺埋層形成于有源區中，P型膺埋層上方形成有多個淺溝槽隔離，淺溝槽隔離放上形成有多晶硅層，有源區上方形成有發射區，發射區與多晶硅層交替排列，發射區通過接觸孔引出連接金屬連線，P型膺埋層通過深接觸孔引出連接金屬連線，深接觸孔中具有鈦或錫和鎢。

所述P型膺埋層具有硼或銦雜質。

所述有源區具有磷或砷雜質。

所述發射區具有磷或砷雜質。

本發明寄生N-I-P型PIN器件結構的制造方法，包括：

(1)在P型襯底上制作多個淺溝槽隔離，在淺溝槽隔離底部注入形成P型膺埋層；

(2)注入形成有源區，熱退火，使P型膺埋層擴散彼此實現重疊；

(3)生長多晶硅層；

(4)注入形成發射區；

(5)將發射區通過接觸孔引出連接金屬連線，將P型膺埋層通過深接觸孔引出連接金屬連線。

進一步改進，實施步驟(1)時，注入雜質為硼或銦，劑量為1e14cm^-2至1e16cm^-2，能量小于15keV。

進一步改進，實施步驟(2)時，注入雜質為磷或砷，劑量為1e12cm^-2至5e13cm^-2，能量為100keV至2000keV。

進一步改進，實施步驟(4)時，注入雜質為磷或砷，劑量為1e14cm^-2至1e16cm^-2，能量為2keV至100keV。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是一種傳統PIN器件結構的示意圖。

圖2是本發明PIN器件結構的示意圖。

圖3是本發明PIN器件結構制造方法的流程圖。

圖4是本發明PIN器件結構制造方法的示意圖一，其顯示步驟(1)所形成的器件結構。

圖5是本發明PIN器件結構制造方法的示意圖一，其顯示步驟(2)所形成的器件結構。

圖6是本發明PIN器件結構制造方法的示意圖二，其顯示步驟(3)所形成的器件結構。

圖7是本發明PIN器件結構制造方法的示意圖三，其顯示步驟(4)所形成的器件結構。

具體實施方式

如圖2所示，本發明寄生N-I-P型PIN器件結構，包括：

P型襯底上方形成有有源區，P型膺埋層形成于有源區中，P型膺埋層上方形成有多個淺溝槽隔離，淺溝槽隔離放上形成有多晶硅層，有源區上方形成有發射區，發射區與多晶硅層交替排列，發射區通過接觸孔引出連接金屬連線，P型膺埋層通過深接觸孔引出連接金屬連線，深接觸孔中具有鈦或錫和鎢。

如圖3所示，本發明寄生N-I-P型PIN器件結構的制造方法，包括：

(1)如圖4所示，在P型襯底上制作多個淺溝槽隔離，在淺溝槽隔離底部注入形成P型膺埋層；

(2)如圖5所示，注入形成有源區，熱退火，使P型膺埋層擴散彼此實現重疊；

(3)如圖6所示，生長多晶硅層；

(4)如圖7所示，注入形成發射區；

(5)將發射區通過接觸孔引出連接金屬連線，將P型膺埋層通過深接觸孔引出連接金屬連線，形成如圖2所示器件。

以上通過具體實施方式和實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。