[發明專利]邊緣連接晶片級疊置微電子封裝及其制造方法

有效

• 申請號: 201110370722.2
• 申請日: 2007-10-09
• 公開（公告）號: CN102386173A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: B·哈巴;V·奧加涅相
• 申請（專利權）人: 泰塞拉公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/538;H01L23/48;H01L21/98
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;夏青

本申請是2007年10月9日提交的申請號為“200780045542.9”、發明名稱為“邊緣連接晶片級疊置”的分案申請。

相關申請的交叉引用

本國際申請要求2007年4月13日提交的美國申請No.11/787209、2007年2月9日提交的美國申請No.11/704713、以及2006年10月10日提交的美國臨時專利申請No.60/850850的優先權。2007年4月13日提交的所述美國申請No.11/787209是2007年2月9日提交的美國申請No.11/704713的部分繼續申請，而后者又要求2006年10月10日提交的美國臨時專利申請No.60/850850的申請日的權益。在此將所述申請的公開文本引入以供參考。

技術領域

本發明總體上涉及疊置微電子封裝，包括以晶片級制造的疊置微電子封裝，并且涉及制作這樣的封裝的方法。

背景技術

半導體芯片是具有設置在正表面上的觸點的扁平體，所述觸點連接至芯片本身的內部電路。通常，使半導體芯片與襯底封裝起來，以形成具有電連接至芯片觸點的端子的微電子封裝。然后，可以將所述封裝連接至測試設備，以確定經過封裝的器件是否符合預期的性能標準。一旦通過了測試，就可以將所述封裝連接至較大的電路，例如，諸如計算機或蜂窩電話等電子產品中的電路。

對用于對半導體芯片進行封裝的襯底材料加以選擇，從而實現所述襯底材料與用于形成所述封裝的工藝的兼容性。例如，在焊接或其他鍵合操作當中，可能向襯底施加高熱。相應地，已經將金屬引線框架用作襯底。也已采用層壓襯底對微電子器件進行封裝。這樣的襯底可以包括兩個到四個交替的玻璃纖維和環氧樹脂層，其中，可以沿橫向(traversing)方向，例如，沿正交方向設置相繼的玻璃纖維層。任選地，可以將諸如雙馬來酰亞胺三嗪(BT)等的絕熱化合物添加到這樣的層壓襯底當中。

已經將帶料(tape)用作襯底，來提供更薄的微電子封裝。通常以薄層或者薄層卷的形式提供這樣的帶料。例如，通常采用由聚酰亞胺上銅構成的單面或雙面薄層。基于聚酰亞胺的膜提供了良好的熱和化學穩定性以及低介電常數，而具有高抗張強度、延展性和柔性的銅則已被有利地應用到了柔性電路和芯片尺寸封裝應用當中。但是，這樣的帶料價格相對昂貴，尤其是與引線框架和層壓襯底相比。

微電子封裝還包括為在所述管芯仍然處于晶片的形式時所制備的半導體部件提供封裝的晶片級封裝。所述晶片受到若干其他的處理步驟，以形成封裝結構，之后對所述晶片進行劃片，以形成獨立的管芯。晶片級處理可以提供節約成本的優點。此外，封裝占用面積可以等于管芯尺寸，從而實現對所述管芯最終附著的印刷電路板(PCB)的面積的非常有效的利用。由于這些特征，通常將通過這種方式封裝的管芯稱為晶片級芯片尺寸封裝(WLCSP)。

為了節約空間，某些常規設計具有在封裝內疊置的多個微電子芯片。這允許所述封裝在襯底上占據的表面積小于所述疊置體內的芯片的總表面積。但是，常規的疊置封裝在復雜性、成本、厚度和可測試性方面存在缺點。

盡管存在上述進步，但是仍然需要改進的晶片尺寸封裝，尤其是可靠、厚度薄、可測試而且制造成本低廉的疊置晶片尺寸封裝。

發明內容

根據文中描述的本發明的實施例，提供了用于制造集成電路器件的方法，以建立適于晶片級處理的疊置微電子封裝，從而制造具有更低的成本、更小的尺寸、更輕的重量和增強的電性能的集成電路。

根據本發明的一個方面，提供了一種用于制造集成電路器件的方法。在這樣的方法中，通過將包括多個微電子元件的第一子組件疊置到包括多個微電子元件的第二子組件上形成微電子組件，其中，所述微電子元件具有延伸至其邊緣的跡線，之后，形成部分貫穿所述微電子組件的槽口，以露出所述跡線，接下來在所述槽口的側壁上形成引線，從而在所述組件的平面表面上提供電接觸。接下來，對所述組件進行劃片，以形成根據本發明的優選實施例的獨立電子元件。所述的形成僅部分貫穿至少一個子組件延伸的槽口的步驟允許對所述元件進行連續的晶片級處理。

根據本發明的具體方面，所述疊置組件結合了襯底，從而在處理過程中和處理之后為所述組件提供額外的機械完整性。所述襯底可以結合釋放腔，所述釋放腔在開槽工藝中降低了應力集中。已經發現，在沒有這樣的腔的情況下，襯底傾向于在開槽工藝期間發生斷裂。

根據本發明的具體方面，采用粘合劑將微電子子組件的各個層層壓起來。由于疊置方法的原因，每一子組件的跡線都受到下面緊挨著的層的粘合劑的支撐和保持，由此避免受到損壞。