[發(fā)明專(zhuān)利]DRAM的列選擇信號(hào)的控制電路及包括其的存取存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201110369979.6
• 申請(qǐng)日: 2011-11-20
• 公開(kāi)（公告）號(hào): CN103123806A
• 公開(kāi)（公告）日: 2013-05-29
• 發(fā)明（設(shè)計(jì)）人: 解玉鳳;林殷茵
• 申請(qǐng)（專(zhuān)利權(quán)）人: 復(fù)旦大學(xué)
• 主分類(lèi)號(hào): G11C11/4063
• 分類(lèi)號(hào): G11C11/4063
• 代理公司: 上海元一成知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31268
• 代理人: 吳桂琴

1.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的列選擇信號(hào)的控制電路，所述控制電路包括列選擇信號(hào)生成電路，其特征在于，所述控制電路還包括：與所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元相應(yīng)的冗余單元、以及冗余字線驅(qū)動(dòng)模塊；

其中，當(dāng)所述冗余單元的放大讀出電壓與預(yù)置的電壓閾值相匹配時(shí)，所述列選擇信號(hào)生成電路生成列選擇信號(hào)。

2.如權(quán)利要求1所述的列選擇信號(hào)的控制電路，其特征在于，所述列選擇信號(hào)生成電路還包括比較器，所述比較器用于比較所述冗余單元的放大讀出電壓與所述預(yù)置的電壓閾值。

3.如權(quán)利要求2所述的列選擇信號(hào)的控制電路，其特征在于，當(dāng)所述冗余單元的放大讀出電壓與所述預(yù)置的電壓閾值的差值小于所述比較器的最小靈敏范圍時(shí)，所述冗余單元的放大讀出電壓與所述預(yù)置的電壓閾值相匹配。

4.如權(quán)利要求1、2或3所述的列選擇信號(hào)的控制電路，其特征在于，所述控制電路還包括用于生成所述預(yù)置的電壓閾值的電壓生成電路。

5.如權(quán)利要求4所述的列選擇信號(hào)的控制電路，其特征在于，所述電壓生成電路用于生成可調(diào)節(jié)的所述預(yù)置的電壓閾值。

6.如權(quán)利要求1所述的列選擇的控制電路，其特征在于，所述冗余單元在讀操作過(guò)程中始終存儲(chǔ)“0”或始終存儲(chǔ)“1”。

7.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其包括存儲(chǔ)陣列、存儲(chǔ)陣列中的存儲(chǔ)單元的讀通路，其特征在于，所述存儲(chǔ)陣列中還包括冗余單元，所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器還包括如權(quán)利要求1至10中任一項(xiàng)所述的列選擇信號(hào)的控制電路。

8.如權(quán)利要求7所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元和所述冗余單元在所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)陣列中同時(shí)制備形成。