[發明專利]交替排列的P型和N型半導體薄層的形成方法

有效

• 申請號: 201110367155.5
• 申請日: 2011-11-18
• 公開（公告）號: CN103123894A
• 公開（公告）日: 2013-05-29
• 發明（設計）人: 劉繼全
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L21/265
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

1.一種交替排列的P型和N型半導體薄層的形成方法，其特征在于，包括以下步驟：

1)在硅襯底上生長本征硅外延層；

2)在本征硅外延層上刻蝕出溝槽；

3)傾斜地向溝槽的一面側壁注入P型雜質，另一面側壁注入N型雜質；

4)用本征硅外延填充溝槽；

5)在900～1200℃高溫下，對P型和N型雜質進行擴散，形成交替排列的P型和N型半導體薄層。

2.根據權利要求1所述的方法，其特征在于，步驟1)，所述硅襯底為高摻雜的N型硅襯底。

3.根據權利要求1所述的方法，其特征在于，步驟1)，所述本征硅外延層的厚度為10～100μm。

4.根據權利要求3所述的方法，其特征在于，步驟1)，所述本征硅外延層的厚度為50μm。

5.根據權利要求1所述的方法，其特征在于，步驟2)，所述溝槽的寬度為0.2～10μm，深度為5～100μm。

6.根據權利要求5所述的方法，其特征在于，步驟2)，所述溝槽的寬度為5μm，深度為48μm。

7.根據權利要求1所述的方法，其特征在于，步驟3)，所述P型雜質為硼，N型雜質為磷、砷或者銻。

8.根據權利要求1所述的方法，其特征在于，步驟3)，注入雜質時的傾斜角度為26.5～89.8度。

9.根據權利要求1所述的方法，其特征在于，所述本征硅外延的電阻率大于50ohm.cm。