[發(fā)明專利]60伏高壓LDPMOS結(jié)構(gòu)及其制造方法

無效

• 申請?zhí)枺?/td>: 201110366092.1
• 申請日: 2011-11-17
• 公開（公告）號: CN102394221A
• 公開（公告）日: 2012-03-28
• 發(fā)明（設計）人: 劉建華
• 申請（專利權）人: 上海先進半導體制造股份有限公司
• 主分類號: H01L21/285
• 分類號: H01L21/285;H01L21/336;H01L29/423;H01L29/78
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳亮

技術領域

本發(fā)明涉及半導體器件技術領域，具體來說，本發(fā)明涉及一種60伏高壓LDPMOS結(jié)構(gòu)及其制造方法。

背景技術

60V高壓(柵極與漏端工作電壓均是60V)BCD中柵極驅(qū)動器(Gate?driver)驅(qū)動器件及其模塊廣泛應用于PDP驅(qū)動、LCD驅(qū)動、OLED驅(qū)動、馬達驅(qū)動、汽車電子等領域，是近年來的熱門研究領域。而HVPMOS(柵極與漏端都是高壓)在高壓Gate?Driver驅(qū)動器件中是個十分關鍵的器件。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術問題是提供一種60伏高壓LDPMOS結(jié)構(gòu)及其制造方法，使LDPMOS能夠承受更高的擊穿電壓，避免深槽隔離或結(jié)隔離的復雜工藝流程，且與0.35μm?CMOS工藝完全兼容。

為解決上述技術問題，本發(fā)明提供一種60伏高壓LDPMOS結(jié)構(gòu)的制造方法，包括步驟：

提供P型硅襯底，其上形成有N型埋層，在所述P型硅襯底上熱生長P型外延層；

在所述P型外延層中高能注入N型雜質(zhì)，并經(jīng)高溫擴散形成低濃度的高壓N阱，作為所述高壓LDPMOS結(jié)構(gòu)的高壓阱以及高壓器件的自隔離；

在所述高壓N阱中高能注入P型雜質(zhì)，并經(jīng)高溫擴散形成低濃度的漏極漂移區(qū)域；

在所述高壓LDPMOS結(jié)構(gòu)的源區(qū)附近的溝道區(qū)注入N型雜質(zhì)，形成閾值電壓調(diào)節(jié)區(qū)域；

在所述高壓LDPMOS結(jié)構(gòu)的源區(qū)附近的柵極下面不能形成反型層的區(qū)域注入P型雜質(zhì)，形成溝道連接區(qū)域；

依照標準CMOS工藝在所述P型外延層上形成多個場氧化層，作為低壓器件與電路的隔離部分，以及作為所述高壓LDPMOS結(jié)構(gòu)的柵極氧化層；

在所述高壓LDPMOS結(jié)構(gòu)的所述柵極氧化層上熱生長多晶硅柵并形成多晶柵極；

依照標準CMOS工藝以所述多晶柵極為對準層，在所述高壓LDPMOS結(jié)構(gòu)的源區(qū)以及漏區(qū)依次圖形曝光，分別形成源極、漏極、襯底引出端和N阱引出端。

可選地，形成所述源極、漏極、襯底引出端、N阱引出端之后還包括步驟：

對所述高壓LDPMOS結(jié)構(gòu)進行快速熱處理過程。

可選地，對所述高壓LDPMOS結(jié)構(gòu)進行快速熱處理過程之后還包括步驟：

對所述高壓LDPMOS結(jié)構(gòu)進行接觸工藝并形成后段工藝。

可選地，所述接觸工藝包括在所述源極、漏極、襯底引出端、N阱引出端上形成鈦硅化物或者鈷硅化物接觸。

可選地，所述N型雜質(zhì)為磷，所述P型雜質(zhì)為硼。

為解決上述技術問題，相應地，本發(fā)明還提供一種60伏高壓LDPMOS結(jié)構(gòu)，包括：

N型埋層，位于P型硅襯底中，所述P型硅襯底上形成有P型外延層；

低濃度的高壓N阱，位于所述N型埋層之上、所述P型外延層之中，作為所述高壓LDPMOS結(jié)構(gòu)的高壓阱以及高壓器件的自隔離；

低濃度的漏極漂移區(qū)域，位于所述高壓N阱中；

閾值電壓調(diào)節(jié)區(qū)域，位于所述高壓LDPMOS結(jié)構(gòu)的源區(qū)附近的溝道區(qū)；

溝道連接區(qū)域，位于所述高壓LDPMOS結(jié)構(gòu)的源區(qū)附近的柵極下面不能形成反型層的區(qū)域；

多個場氧化層，分布于所述P型外延層的表面，作為低壓器件與電路的隔離部分，以及作為所述高壓LDPMOS結(jié)構(gòu)的柵極氧化層；

多晶柵極，位于所述高壓LDPMOS結(jié)構(gòu)的所述柵極氧化層上；

源極、漏極、襯底引出端和N阱引出端，分布在所述P型外延層的表面，所述源極位于所述溝道連接區(qū)域中，所述漏極位于所述漏極漂移區(qū)域中，所述N阱引出端位于所述閾值電壓調(diào)節(jié)區(qū)域中，所述襯底引出端位于所述高壓N阱兩側(cè)。

可選地，所述源極、漏極、襯底引出端和N阱引出端上包括鈦硅化物或者鈷硅化物接觸。

與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點：

本發(fā)明提出了一種柵極與漏極的工作電壓都是60伏的高壓LDPMOS結(jié)構(gòu)及制造工藝，該高壓LDPMOS結(jié)構(gòu)的擊穿電壓能大于85伏。本發(fā)明中的60伏高壓BCD工藝采用P型外延工藝，高壓器件采用高壓N阱來實現(xiàn)自隔離，而不必采用傳統(tǒng)的溝槽隔離或結(jié)隔離，工藝簡單。高壓LDPMOS結(jié)構(gòu)的柵極采用場氧化層(LOCOS)作為柵極氧化層，避免了生長大于的厚柵極氧化層及雙柵極氧化層等復雜工藝，并且實現(xiàn)在漏端和柵極同時承受高壓。特別是如果生長如此厚的柵極氧化層，與低壓CMOS的工藝兼容將有問題，會造成低壓CMOS部分的場隔離漏電等問題。

附圖說明

本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實施例的描述而變得更加明顯，其中：