[發明專利]半導體存儲器件及其操作方法有效
| 申請號: | 201110365085.X | 申請日: | 2011-11-17 |
| 公開(公告)號: | CN102467966A | 公開(公告)日: | 2012-05-23 |
| 發明(設計)人: | 安正烈;吳尚炫;金占壽 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | G11C16/14 | 分類號: | G11C16/14;G11C16/06 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 郭放;許偉群 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 存儲 器件 及其 操作方法 | ||
相關申請的交叉引用
本申請要求于2010年11月17日提交的韓國專利申請No.10-2010-0114396的優先權,其全部內容通過引用合并于此。
技術領域
本發明一般地涉及半導體存儲器件及其操作方法,更具體而言,涉及一種非易失性存儲器件,諸如NAND快閃存儲器件。
背景技術
在諸如NAND快閃存儲器件的半導體存儲器件中的存儲器陣列包括存儲器塊,且每個存儲器塊具有連接在公共源極線與位線之間的多個存儲器單元串。下面,將結合圖1和圖2來詳細描述現有的NAND快閃存儲器件。
圖1是示出用于描述現有的NAND快閃存儲器件的一部分的電路圖,圖2是概要性地示出圖1中的NAND快閃存儲器件的存儲器單元串的截面圖。
如圖1所示,NAND快閃存儲器件包括:存儲器陣列10,其具有用于存儲數據的存儲器單元C[a0:kn];以及塊開關電路15,用于將操作電壓傳輸到存儲器陣列10中的選中的存儲器塊。
參見圖1和圖2,存儲器陣列10包括多個存儲器塊。在圖1中只示出了一個存儲器塊。每個存儲器塊具有連接在公共源極線SL與位線BL[0:k]之間的多個存儲器單元串ST[0:k]。每個存儲器單元串(例如ST0)包括:連接到公共源極線SL的源極選擇晶體管SST;連接到位線BL0的漏極選擇晶體管DST;以及串聯在源極選擇晶體管SST與漏極選擇晶體管DST之間的存儲器單元C[a0:an]。源極選擇晶體管SST的柵極連接到形成在柵絕緣層27之上的源極選擇線SSL。漏極選擇晶體管DST的柵極連接到形成在柵絕緣層27之上的漏極選擇線DSL。柵絕緣層27形成在半導體襯底21上。存儲器單元C[a0:an]的每個都包括被用作隧道絕緣層的柵絕緣層27、浮置柵極FG、電介質層29和控制柵極CG。在此,柵絕緣層27形成在半導體襯底21上,浮置柵極FG形成在柵絕緣層27上,電介質層29形成在浮置柵極FG上,而控制柵極CG形成在電介質層29上。可以利用與控制柵極CG相同的導電層來形成源極選擇線SSL,源極選擇線SSL通過電介質層29中的接觸孔而電連接至下層,所述下層形成在源極選擇線SSL與柵絕緣層27之間并利用與浮置柵極FG相同的層而形成。可以利用與控制柵極CG相同的導電層來形成漏極選擇線DSL,漏極選擇線DSL通過電介質層29中的接觸孔而電連接至下層,所述下層形成在漏極選擇線DSL與柵絕緣層27之間并利用與浮置柵極FG相同的層而形成。
源極選擇晶體管SST、存儲器單元C[a0:an]以及漏極選擇晶體管DST可以通過形成在半導體襯底21中的雜質區域21S、21C和21D而串聯連接。雜質區域包括存儲器單元串的源極區域21S和漏極區域21D以及單元連接區域21C。這里,源極區域21S連接至公共源極線SL,而漏極區域21D連接至漏極接觸DCT。另外,單元連接區域21C形成在源極選擇晶體管SST和相鄰的存儲器單元Ca0的柵極之間、存儲器單元C[a0:an]中的各個存儲器單元之間以及漏極選擇晶體管DST和相鄰的存儲器單元Can的柵極之間。漏極區域21D可以經由漏極接觸DCT連接至位線BL0。絕緣層23和25形成在需要被電絕緣的圖案之間。
存儲器塊中的存儲器單元串ST[0:k]公共地連接至公共源極線SL,且被并排地布置。存儲器單元串ST[0:k]分別連接至相應的位線BL[0:k]。源極選擇晶體管SST的柵極公共地連接至一個存儲器塊的源極選擇線SSL。另外,漏極選擇晶體管DST的柵極公共地連接至存儲器塊的漏極選擇線DSL。存儲器單元C[a0:an]的每個的柵極分別連接到相應的字線WL[0:n]。連接至存儲器陣列10的源極選擇線SSL、漏極選擇線DSL和字線WL[0:n]被稱作局部線。
塊開關電路15響應于塊選擇信號BLKSW而將經由全局線GDSL、GWL[0:n]和GSSL提供的操作電壓施加至選中的存儲器塊的局部線DSL、WL[0:n]和SSL。塊開關電路15連接在全局線GDSL、GWL[0:n]以及GSSL與局部線DSL、WL[0:n]以及SSL之間,以便施加操作電壓。另外,塊連接電路15包括響應于塊選擇信號BLKSW而被驅動的傳輸晶體管NS、N[0:n]和ND。塊選擇信號BLKSW響應于控制電路的行地址信號而被使能。操作電壓由電壓生成電路而產生,并被提供給全局線GDSL、GWL[0:n]和GSSL。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110365085.X/2.html,轉載請聲明來源鉆瓜專利網。





