[發明專利]半導體器件有效
| 申請號: | 201110364464.7 | 申請日: | 2011-11-02 |
| 公開(公告)號: | CN102468337A | 公開(公告)日: | 2012-05-23 |
| 發明(設計)人: | 大西泰彥 | 申請(專利權)人: | 富士電機株式會社 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 張鑫 |
| 地址: | 日本神*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 | ||
技術領域
本發明涉及具有超結結構的半導體器件,它呈現出高擊穿電壓和高電流性能,并且可應用于MOS型場效應晶體管(在下文中稱為“MOSFET”)、絕緣柵雙極晶體管(在下文中稱為“IGBT”)和雙極晶體管。在下文中,具有超結結構的半導體器件有時將稱為“超結半導體器件”。
背景技術
在以下描述中,超結半導體器件是包括交替導電型層的半導體器件,該交替導電型層包括平行于半導體襯底的主表面反復相互鄰接的柱狀或層狀p型區和柱狀或層狀n型區。換言之,交替導電型層是漂移層,它包括垂直于半導體襯底的主表面延伸的pn結。包括交替導電型層的漂移層在器件的導通狀態中使電流流動且在器件的截止狀態中維持偏壓。
一般而言,半導體器件可歸類成橫向半導體器件和縱向半導體器件。在橫向半導體器件中,在半導體襯底的一個主表面上形成其電極并且主電流沿著主表面流動。在縱向半導體器件中,其電極分布在半導體襯底的主表面上并且主電流在主表面上的電極之間流動。
在縱向半導體器件中,在器件的導通狀態中漂移電流流動的方向與在器件的截止狀態中耗盡層通過偏壓擴展的方向相同。例如,通常的平面型n溝道縱向MOSFET中的高電阻率n-漂移層用作在MOSFET的導通狀態中使漂移電流垂直流動且被耗盡以在MOSFET的截止狀態中維持偏壓的區域。
如果高電阻率n-漂移層中的電流路徑短,則在MOSFET的導通狀態中漂移電阻將是低的。因此,短電流路徑對于降低MOSFET的實質導通狀態電阻是有效的。然而,如果高電阻率n-漂移層中的電流路徑短,則在MOSFET的截止狀態中從p型基區和n-漂移層之間的pn結延伸的耗盡層擴展的寬度將是窄的,從而導致低擊穿電壓。為了獲得具有高擊穿電壓的半導體器件,n-漂移層設為厚。厚n-漂移層不可避免地導致高導通電阻和損耗增加。換言之,存在導通電阻和擊穿電壓之間的折衷關系。眾所周知,在諸如IGBT、雙極晶體管和二極管之類的半導體器件中保持折衷關系。通常還在漂移電流流動的方向與耗盡層擴展的方向彼此不同的橫向半導體器件中保持折衷關系。
解決折衷關系問題的一種方式是增加漂移層中的雜質濃度并且提供具有包括交替導電型層的超結結構的漂移層,該交替導電型層包括交替排列的n型半導體區和p型半導體區。超結半導體器件形成以上所述的交替導電型層的其漂移層以降低導通電阻并且在截止狀態中快速地耗盡漂移層,從而進一步使耗盡的漂移層維持偏壓。因此,超結半導體器件有助于改善以上描述的折衷關系。
超結半導體器件與通常的平面型n溝道縱向MOSFET的不同之處在于超結半導體器件中的漂移層不是一種導電類型的均勻層,而是包括柱狀或層狀n型漂移區和柱狀或層狀p型分隔區的交替導電型層,n型漂移區和p型分隔區平行于半導體襯底的主表面反復相互鄰接以在其間形成pn結且垂直于半導體襯底的主表面延伸pn結。包括n型漂移區和p型分隔區的漂移層中的雜質濃度設置成高于呈現出幾乎相等擊穿電壓的普通縱向MOSFET中的漂移區中的雜質濃度。n型漂移區和p型分隔區的寬度被控制成足夠窄以通過較低偏壓耗盡。
為了提供具有高擊穿電壓的半導體器件,必需形成圓形地包圍有主電流流動的有源部分的邊緣端接部分。如果未形成邊緣端接部分,則由于漂移層的邊緣區中的高電場擊穿電壓將是低的,并且難以獲得高擊穿電壓。此外,即使通過提供邊緣端接部分來維持初始高擊穿電壓,呈現低抗感生電荷魯棒性的半導體器件也難以保證擊穿電壓的長期可靠性。
在呈現低抗表面電荷魯棒性的半導體器件中,感生到邊緣端接部分上的絕緣膜表面上的空間電荷不利地影響耗盡層擴展并且隨著時間的流逝降低擊穿電壓。在以下描述中,呈現高的或優良的抗感生電荷魯棒性的半導體器件是有助于抑制從外部感生到邊緣端接部分上的絕緣膜表面上的電荷對邊緣端接部分中的耗盡層擴展的不利影響,并且即使在預定操作時間流逝之后也保持初始擊穿電壓的半導體器件。換言之,呈現高的或優良的抗感生電荷魯棒性的半導體器件是呈現擊穿電壓的高可靠性的半導體器件。
作為改善其擊穿電壓的可靠性的半導體器件,包括邊緣端接部分中的保護環的半導體器件是已知的。在半導體器件中,保護環電連接到在正向和反向電壓方向上連接的導電場板。即使正電荷和負電荷存在于邊緣端接部分上,包括如上所述的邊緣端接部分的半導體器件將削弱正電荷和負電荷對器件表面附近的耗盡層擴展的不利影響。因此,防止擊穿電壓變化并且改善了抗感生電荷魯棒性。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于富士電機株式會社,未經富士電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110364464.7/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





