[發明專利]一種多核并行數字信號處理器及并行指令集的運行方法

無效

• 申請號: 201110363820.3
• 申請日: 2011-11-16
• 公開（公告）號: CN102508643A
• 公開（公告）日: 2012-06-20
• 發明（設計）人: 劉大可;王建;猷阿·索;安德里雅思·卡爾松
• 申請（專利權）人: 劉大可
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 郭智

1.一種多核并行數字信號處理器，其特征在于，所述多核并行數字信號處理器至少運行如下三個指令子集：控制指令子集、并行存取指令子集及并行運算指令子集，其中，所述多核并行數字信號處理器包括一主處理器以及多個從處理器，所述從處理器由相互獨立的并行存取單元和并行計算單元組成，所述控制指令子集、并行存取指令子集及并行運算指令子集分別獨立編碼并分別由獨立的硬件單元執行，主處理器用于運行控制指令子集；一個或多個從處理器的并行存取單元用于運行并行存取指令子集；一個或多個從處理器的并行計算單元用于運行并行運算指令子集。

2.如權利要求1所述多核并行數字信號處理器，其特征在于，

一個或多個從處理器的并行存取單元的有限狀態機控制器，用于運行單指令進行單次的數據存取，或者運行任務級指令進行單指令循環或多指令循環的數據存取操作。

3.如權利要求1所述多核并行數字信號處理器，其特征在于，

一個或多個從處理器的并行計算單元的有限狀態機控制器，用于運行單指令算術邏輯運算，或者運行任務級指令進行：單指令循環，或多指令循環，或基于并行數據通道的單指令多操作，或基于并行數據通道和有限狀態機控制器的單指令多操作，或基于緊耦合加速單元的單指令多操作的算術邏輯運算。

4.如權利要求1所述多核并行數字信號處理器，其特征在于，所述一個或多個從處理器的并行存取單元用于運行并行存取指令子集，包括：通過包含由多個存儲器構成的本地存儲器組和寄存器組組成的并行存取單元，運行并行存取指令子集，并對并行計算單元提供多路數據的并行存取，在本地存儲器組和寄存器組之間、本地存儲器組和并行計算單元之間、寄存器組和并行計算單元之間交換數據。

5.如權利要求1所述多核并行數字信號處理器，其特征在于，所述一個或多個從處理器的并行計算單元用于運行并行運算指令子集，包括：通過一個或多個從處理器的并行計算單元采用單指令多數據SIMD結構的數據通道，對多路數據做相同的相互獨立的操作并返回多路結果的運算，或者對多路數據操作得到一路結果的運算。

6.如權利要求1所述多核并行數字信號處理器，其特征在于，所述一個或多個從處理器的并行存取單元用于運行并行存取指令子集，包括：通過并行存取單元到直接內存存取DMA控制器和并行計算單元的數據存取通道，進行并行或者串行的數據存取。

7.如權利要求1所述多核并行數字信號處理器，其特征在于，所述一個或多個從處理器的并行存取單元用于運行并行存取指令子集，包括：利用并行存取單元中基于地址查找表的多交織路徑控制器，以對存儲器組進行并行無沖突訪問。

8.如權利要求7所述多核并行數字信號處理器，其特征在于，所述利用并行存取單元中基于地址查找表的多交織路徑控制器，以對存儲器組進行并行無沖突訪問，包括：利用第一交織表，將主存儲器中順序存儲的數據打散，并按將執行算法的需求存入并行從處理器的存儲器中；利用第二交織表，將并行從處理器的存儲器中已經亂序的運算結果恢復至原始順序，并存入主存儲器。

9.如權利要求1所述多核并行數字信號處理器，其特征在于，所述多核并行數字信號處理器通過并行執行的正交指令子集來達到在數據存取的同時進行算數計算，并通過設定執行次數，獨立循環執行或聯合循環執行所述并行運算指令子集和所述并行存取指令子集。

10.如權利要求1所述多核并行數字信號處理器，其特征在于，所述多核并行數字信號處理器通過并行存取單元的有限狀態機控制器和并行計算單元的有限狀態機控制器，作為循環控制器，用于控制一個單指令多數據SIMD數據通道的循環操作，所述循環操作包括兩類：一類是運行函數求解任務，這類循環不需要本地向量存儲器來提供數據；另一類是基于乘累加功能的循環，這類循環本地向量存儲器需要提供向量數據和系數數組。