[發明專利]一種偏置電流產生電路以及尾電流源電路

在審

• 申請號: 201110363689.0
• 申請日: 2011-11-16
• 公開（公告）號: CN103117741A
• 公開（公告）日: 2013-05-22
• 發明（設計）人: 許建超;潘文杰
• 申請（專利權）人: 國民技術股份有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/08
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 薛祥輝

技術領域

本發明涉及一種LC-VCO核心電路尾電流控制技術，具體涉及一種產生偏置電流的電路和一種尾電流源電路。

背景技術

LC-VCO(電感電容型壓控振蕩器)核心電路是射頻收發機芯片的核心模塊之一，它通常置于PLL(Phase?Locked?Loop鎖相回路)中，與PLL一起為芯片提供高精度的本振LO(LocalOscillator)信號，為芯片提供合適的參考時鐘；它還能直接實現頻率調制功能。相位噪聲(Phase?Noise)是LC-VCO核心電路最重要的性能指標之一，它的好壞決定了LO信號的頻譜純度，決定了由其產生的參考時鐘的抖動(jitter)的大小；而頻譜純度和抖動大小，會影響甚至限制系統的性能。因此低相位噪聲，總是LC-VCO核心電路設計和優化所追求的目標之

從魯棒性(包括對VCO最基本的要求，必須在各種工藝和溫度下都能正常起振)，功耗控制和抑制電源電壓噪聲影響這幾個角度來考慮，帶有尾電流源的LC-VCO核心電路是最佳的選擇，也是工業界最常用的結構；特別是帶有PMOS尾電流源的LC-VCO核心電路，更為常用。

尾電流源雖然為LC-VCO核心電路提供了很多優點，但是也存在一個很大的缺點：尾電流源的噪聲(主要是從偏置電流產生電路傳遞過來的)會通過各種頻率調制機制轉化為VCO的相位噪聲，從而嚴重惡化VCO的相位噪聲。因此，盡可能的降低尾電流中的噪聲，對于提高LC-VCO的相位噪聲性能很關鍵。

一個比較大的尾電流(比如說幾個毫安)往往是從一個比較小的偏置電流(比如說幾十微安)通過電流鏡成比例放大產生的。在電流成比例放大的過程中，電流噪聲也隨之成比例放大，因此偏置電流產生電路的噪聲在被高倍數放大后進入尾電流源，成為噪聲的主要來源。因此，降低VCO尾電流的噪聲有兩個辦法：一是降低偏置電流噪聲到尾電流的傳輸增益；二是從源頭降低偏置電流產生電路的噪聲。

第一種方法，通過用阻值很大的R和容值很大的C實現截止頻率非常低的低通濾波器，插于電流放大路徑中，可以降低偏置電流到尾電流之間的噪聲傳輸增益，從而降低偏置電流噪聲對尾電流的影響。該結構如圖1所示。但是這種做法會帶來幾個方面的問題：1)容值很大的C會占用巨大的芯片面積，對于低成本(因此必須芯片面積很小)射頻收發機芯片往往是無法承受的；2)阻值很大的R，其本身也會產生相當大的噪聲；特別是它的低頻噪聲不能被濾波器有效濾除，會傳輸到VCO的尾電流中，從而惡化VCO近頻相噪聲(Close-in?PhaseNoise)。理論和實踐已經證明，要不惡化VCO的近頻相位噪聲，就必須進一步降低RC濾波的截止頻率(甚至低到幾kHz)，就要進一步增加R和增加C，這會使得R和C都大得無法接受；3)大R和大C會產生一個時間常數很大的節點，該節點充放電速度很慢，因此會影響VCO的啟動速度和PLL的鎖定過程。工業界為了解決這個問題，往往會增加一個快速啟動電路來對該節點快速的預充電，該電路需要消耗額外的芯片面積，也增加了設計的復雜性。可見，由于這些缺點的存在，用大RC對偏置濾波并不是理想的解決方法。這種方法已經在工業界被普遍使用。

第二種方法，涉及到低噪聲偏置電流產生電路的研究與設計，目前尚未看到有相關文獻。

發明內容

本發明要解決的主要技術問題是，提供一種低噪聲偏置電流產生電路以及一種尾電流源電路，確保LC-VCO核心電路的低相位噪聲。

為解決上述技術問題，本發明提供一種偏置電流產生電路，包括：基本偏置電流產生單元、偏置電流輸出單元；所述基本偏置電流產生單元，連接在固定電壓端和地端之間，用于產生基本偏置電流；所述偏置電流輸出單元，與所述基本偏置電流產生單元的輸出端相連，用于將基本偏置電流產生單元產生的基本偏置電流按照1∶N的比例拷貝，N為正整數，并將其輸出為偏置電流。

進一步的，所述基本偏置電流產生單元為并聯雙支路電路結構，具體包括：基本偏置電流拷貝子電路和基本偏置電流開關子電路；所述基本偏置電流拷貝子電路，用于通過電流拷貝控制所述并聯雙支路產生兩路相等的基本偏置電流；所述基本偏置電流開關子電路，與所述基本偏置電流拷貝子電路相連，用于控制所述并聯雙支路都處于導通狀態