[發(fā)明專利]包括熔絲陣列的半導(dǎo)體器件和操作其的方法

有效

• 申請?zhí)枺?/td>: 201110361944.8
• 申請日: 2011-11-15
• 公開（公告）號: CN102467971A
• 公開（公告）日: 2012-05-23
• 發(fā)明（設(shè)計）人: 孫鐘弼;張星珍;文炳植;樸周燮
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C17/16
• 分類號: G11C17/16;G11C17/18;H01L23/525
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邵亞麗

相關(guān)申請的交叉引用

本申請要求2010年11月15日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2010-0113488的權(quán)益，其公開通過引用全部合并于此。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及半導(dǎo)體器件以及操作其的方法，并且更特別地，涉及一種包括熔絲陣列的半導(dǎo)體器件以及操作其的方法。

背景技術(shù)

用于計算機、移動設(shè)備等等的現(xiàn)代半導(dǎo)體器件是高度集成的并且提供許多不同的功能。例如半導(dǎo)體器件的存儲器件的容量和速度持續(xù)增加。這部分地是由于這樣的器件包括具有存儲更多信息的容量同時被配置用于更小的半導(dǎo)體器件的存儲單元。已經(jīng)進(jìn)行不同的努力以改進(jìn)半導(dǎo)體器件執(zhí)行的操作。

因為具有大容量的存儲單元被集成在半導(dǎo)體器件中，所以先前被設(shè)置和存儲以設(shè)置半導(dǎo)體器件的操作環(huán)境的信息量也增加。為了存儲用于設(shè)置半導(dǎo)體器件的操作環(huán)境的不同的信息，可應(yīng)用與熔絲電路有關(guān)技術(shù)。熔絲電路可以是具有通過激光照射控制的連接的激光熔絲電路、具有通過電信號控制的連接的電熔絲電路、或其從高電阻狀態(tài)變化到低電阻狀態(tài)的反熔絲電路。然而，因為由于技術(shù)的進(jìn)步與半導(dǎo)體器件的操作環(huán)境有關(guān)的信息量持續(xù)增加，所以熔絲電路的尺寸同樣地持續(xù)增加，以及用于存儲從熔絲電路讀出的信息的寄存器之類的存儲電路數(shù)目同樣地持續(xù)增加。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思涉及一種半導(dǎo)體器件以及操作其的方法，其可以防止存儲電路數(shù)目隨著熔絲電路的尺寸的增加而增加，以及防止半導(dǎo)體器件的設(shè)計復(fù)雜度隨著存儲電路數(shù)目的增加而增加。

根據(jù)本發(fā)明構(gòu)思的一個方面，提供一種半導(dǎo)體器件，包括：熔絲陣列，包括多個行以及列；第一寄存器單元，從熔絲陣列接收至少一行的熔絲數(shù)據(jù)，其中至少一行的熔絲數(shù)據(jù)的熔絲數(shù)據(jù)是通過第一寄存器單元并行接收的；以及第二寄存器單元，從第一寄存器單元每次至少一位地接收熔絲數(shù)據(jù)。

在一個實施例中，熔絲陣列包括m行以及n列，其中第一寄存器單元包括a*n個寄存器并且存儲熔絲陣列的a行的熔絲數(shù)據(jù)(m、n、以及a每個是等于或大于1的整數(shù))，并且其中在a行的一行中存儲的熔絲數(shù)據(jù)被并行輸出到第一寄存器單元。

在一個實施例中，第二寄存器單元包括m*n個寄存器并存儲熔絲陣列的m行的熔絲數(shù)據(jù)。

在一個實施例中，熔絲陣列包括反熔絲，并且每個反熔絲包括連接到高電壓的一個熔絲晶體管以及連接到字線和位線的一個選擇晶體管，其中確定每一個反熔絲是否被根據(jù)高電壓、字線、和位線的至少一個的電壓電平編程。

在一個實施例中，半導(dǎo)體器件包括：單元區(qū)域，其中布置存儲單元陣列；和外圍區(qū)域，其中安置一個或多個外圍電路，其中熔絲陣列被安置在外圍區(qū)域，并且第二寄存器單元的至少一個寄存器被安置在單元區(qū)域。

在一個實施例中，當(dāng)半導(dǎo)體器件被初始驅(qū)動時，熔絲陣列的讀出操作通過感測內(nèi)部的電壓的電平是否到達(dá)閾值而開始。

在一個實施例中，半導(dǎo)體器件還包括地址產(chǎn)生單元，產(chǎn)生用于驅(qū)動熔絲陣列的行的行地址，其中熔絲陣列的一個或多個行被掩蔽以禁止相應(yīng)的行地址。

在一個實施例中，半導(dǎo)體器件還包括掩蔽電路，相應(yīng)于第二寄存器單元的一個或多個寄存器安置，其中當(dāng)掩蔽電路使能時防止將熔絲數(shù)據(jù)提供到一些寄存器。

根據(jù)本發(fā)明構(gòu)思的另一個方面，提供一種半導(dǎo)體器件，包括：熔絲陣列，包括m行和n列；第一寄存器單元，包括a*n個寄存器并且存儲熔絲陣列的a行的熔絲數(shù)據(jù)；第二寄存器單元，包括m*n寄存器，第二寄存器單元從第一單元接收熔絲數(shù)據(jù)并且存儲熔絲陣列的m行的熔絲數(shù)據(jù)；以及一個或多個電路塊，從第二寄存器單元接收熔絲數(shù)據(jù)并且響應(yīng)于接收熔絲數(shù)據(jù)執(zhí)行設(shè)置操作(其中m、n、和a每個是等于或大于1的整數(shù))。

在一個實施例中，一個或多個電路塊包括執(zhí)行設(shè)置操作的多個電路塊，其中第二寄存器單元包括多個寄存器塊并且多個寄存器塊的每一個鄰近與多個寄存器塊的每一個對應(yīng)的電路塊。

在一個實施例中，第一寄存器單元包括：奇數(shù)寄存器單元，包括n個寄存器；以及偶數(shù)寄存器單元，包括n個寄存器，其中奇數(shù)寄存器單元順序地存儲熔絲陣列的奇數(shù)行的熔絲數(shù)據(jù)，并且偶數(shù)寄存器單元順序地存儲熔絲陣列的偶數(shù)行的熔絲數(shù)據(jù)。

在一個實施例中，第一寄存器單元還包括多路器，有選擇地從奇數(shù)寄存器或偶數(shù)寄存器輸出熔絲數(shù)據(jù)。

在一個實施例中，半導(dǎo)體器件還包括：讀出放大單元，包括安置在熔絲陣列和第一寄存器單元之間的多個讀出放大電路，其中相應(yīng)于熔絲陣列的列的每個列配置奇數(shù)讀出放大電路和偶數(shù)讀出放大電路。