[發(fā)明專(zhuān)利]包括熔絲陣列的半導(dǎo)體器件和操作其的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110361944.8
• 申請(qǐng)日: 2011-11-15
• 公開(kāi)（公告）號(hào): CN102467971A
• 公開(kāi)（公告）日: 2012-05-23
• 發(fā)明（設(shè)計(jì)）人: 孫鐘弼;張星珍;文炳植;樸周燮
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): G11C17/16
• 分類(lèi)號(hào): G11C17/16;G11C17/18;H01L23/525
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邵亞麗

1.一種半導(dǎo)體器件，包括：

包括多個(gè)行和列的熔絲陣列；

第一寄存器單元，從熔絲陣列接收至少一行的熔絲數(shù)據(jù)，其中該熔絲數(shù)據(jù)的至少一行的熔絲數(shù)據(jù)是通過(guò)第一寄存器單元并行接收的；以及

第二寄存器單元，從第一寄存器單元一次至少一位地接收熔絲數(shù)據(jù)。

2.如權(quán)利要求1的半導(dǎo)體器件，其中，熔絲陣列包括m行以及n列，其中第一寄存器單元包括a*n個(gè)寄存器并且存儲(chǔ)熔絲陣列的a行的熔絲數(shù)據(jù)，其中m、n、以及a每個(gè)是等于或大于1的整數(shù)，并且其中在a行的一行中存儲(chǔ)的熔絲數(shù)據(jù)被并行輸出到第一寄存器單元。

3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，第二寄存器單元包括m*n個(gè)寄存器并存儲(chǔ)熔絲陣列的m行的熔絲數(shù)據(jù)。

4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，熔絲陣列包括反熔絲，并且每個(gè)反熔絲包括連接到高電壓的一個(gè)熔絲晶體管以及連接到字線和位線的一個(gè)選擇晶體管，以及其中確定每一個(gè)反熔絲是否被根據(jù)高電壓、字線、和位線的至少一個(gè)的電壓電平編程。

5.如權(quán)利要求1所述的半導(dǎo)體器件，其中，半導(dǎo)體器件包括：?jiǎn)卧獏^(qū)域，其中布置存儲(chǔ)單元陣列；和外圍區(qū)域，其中安置一個(gè)或多個(gè)外圍電路，以及其中熔絲陣列被安置在外圍區(qū)域，并且第二寄存器單元的至少一個(gè)寄存器被安置在單元區(qū)域。

6.如權(quán)利要求1所述的半導(dǎo)體器件，其中當(dāng)半導(dǎo)體器件被初始驅(qū)動(dòng)時(shí)，熔絲陣列的讀出操作通過(guò)感測(cè)內(nèi)部電壓的電平是否達(dá)到閾值而開(kāi)始。

7.如權(quán)利要求1所述的半導(dǎo)體器件，還包括地址產(chǎn)生單元，產(chǎn)生用于驅(qū)動(dòng)熔絲陣列的行的行地址，其中熔絲陣列的一個(gè)或多個(gè)行被掩蔽以禁止相應(yīng)的行地址。

8.如權(quán)利要求1所述的半導(dǎo)體器件，還包括掩蔽電路，相應(yīng)于第二寄存器單元的一個(gè)或多個(gè)寄存器布置，其中當(dāng)掩蔽電路被使能時(shí)防止將熔絲數(shù)據(jù)提供到一個(gè)或多個(gè)寄存器。

9.一種半導(dǎo)體器件，包括：

包括m個(gè)行和n個(gè)列的熔絲陣列；

第一寄存器單元，包括a*n個(gè)寄存器并存儲(chǔ)熔絲陣列的a行的熔絲數(shù)據(jù)；

第二寄存器單元，包括m*n個(gè)寄存器，該第二寄存器單元從第一寄存器單元接收熔絲數(shù)據(jù)并存儲(chǔ)熔絲陣列的m行的熔絲數(shù)據(jù)；和

一個(gè)或多個(gè)電路塊，從第二寄存器單元接收熔絲數(shù)據(jù)，并響應(yīng)于接收熔絲數(shù)據(jù)執(zhí)行設(shè)置操作，其中m、n、和a每個(gè)是等于或大于1的整數(shù)。

10.如權(quán)利要求9所述的半導(dǎo)體器件，其中一個(gè)或多個(gè)電路塊包括執(zhí)行設(shè)置操作的多個(gè)電路塊，其中第二寄存器單元包括多個(gè)寄存器塊并且多個(gè)寄存器塊的每一個(gè)鄰近與多個(gè)寄存器塊的每一個(gè)相應(yīng)的電路塊。

11.如權(quán)利要求9所述的半導(dǎo)體器件，其中，第一寄存器單元包括：奇數(shù)寄存器單元，包括n個(gè)寄存器；以及偶數(shù)寄存器單元，包括n個(gè)寄存器，并且其中奇數(shù)寄存器單元順序地存儲(chǔ)熔絲陣列的奇數(shù)行的熔絲數(shù)據(jù)，并且偶數(shù)寄存器單元順序地存儲(chǔ)熔絲陣列的偶數(shù)行的熔絲數(shù)據(jù)。

12.如權(quán)利要求11所述的半導(dǎo)體器件，其中，第一寄存器單元還包括多路器，有選擇地從奇數(shù)寄存器或偶數(shù)寄存器輸出熔絲數(shù)據(jù)。

13.如權(quán)利要求11所述的半導(dǎo)體器件，還包括：讀出放大單元，包括安置在熔絲陣列和第一寄存器單元之間的多個(gè)讀出放大電路，其中相應(yīng)于熔絲陣列的每個(gè)列配置奇數(shù)讀出放大電路和偶數(shù)讀出放大電路。

14.如權(quán)利要求9所述的半導(dǎo)體器件，其中第一寄存器單元從熔絲陣列成行地并行接收熔絲數(shù)據(jù)，并且其中第二寄存器單元順序地每次至少一位地從第一寄存器單元接收熔絲數(shù)據(jù)。

15.如權(quán)利要求9所述的半導(dǎo)體器件，還包括存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元陣列，其中一個(gè)或多個(gè)電路塊的每個(gè)包括用冗余單元替換存儲(chǔ)單元陣列的缺陷單元的地址比較單元，并且其中第二寄存器單元的一個(gè)或多個(gè)寄存器的熔絲數(shù)據(jù)被提供到地址比較單元。

16.如權(quán)利要求15所述的半導(dǎo)體器件，其中存儲(chǔ)單元陣列、地址比較單元和第二寄存器單元的至少一個(gè)寄存器被安置在半導(dǎo)體器件的單元區(qū)域，并且熔絲陣列和第一寄存器單元被安置在該單元區(qū)域以外。