[發(fā)明專(zhuān)利]場(chǎng)效應(yīng)晶體管

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110361360.0
• 申請(qǐng)日: 2011-11-15
• 公開(kāi)（公告）號(hào): CN102694026A
• 公開(kāi)（公告）日: 2012-09-26
• 發(fā)明（設(shè)計(jì)）人: 池田圭司;入沢壽史;沼田敏典;手塚勉
• 申請(qǐng)（專(zhuān)利權(quán)）人: 株式會(huì)社東芝
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專(zhuān)利商標(biāo)事務(wù)所 11038
• 代理人: 高青

技術(shù)領(lǐng)域

這里描述的實(shí)施例一般涉及場(chǎng)效應(yīng)晶體管。

背景技術(shù)

常規(guī)上，諸如隧道場(chǎng)效應(yīng)晶體管(以下也被稱(chēng)為T(mén)FET)的具有急劇亞閾斜率特性的場(chǎng)效應(yīng)晶體管(FET)具有其中源極/漏極區(qū)具有相互不同的導(dǎo)電類(lèi)型(p⁺-i-n⁺)的非對(duì)稱(chēng)源極/漏極結(jié)構(gòu)。在這種非對(duì)稱(chēng)源極/漏極結(jié)構(gòu)中，源極區(qū)、溝道區(qū)和漏極區(qū)由通過(guò)離子注入形成的p-i-n結(jié)形成。源極結(jié)中的BTBT(帶-帶隧道，Band?To?Band?Tunneling)確定了電流驅(qū)動(dòng)能力。因此，為了改善驅(qū)動(dòng)電流，隧道勢(shì)壘需要通過(guò)在源極結(jié)中形成具有急劇輪廓的高摻雜濃度結(jié)而被減薄到1nm～3nm。

同時(shí)，泄出(off-leak)電流由漏極結(jié)中的BTBT確定。因此，在被設(shè)計(jì)成消耗較少功率的器件中，需要使得隧道勢(shì)壘更厚，并且需要通過(guò)形成具有緩和輪廓的低摻雜濃度結(jié)作為溝道區(qū)和漏極區(qū)之間的結(jié)而使得泄漏電流更低。

存在形成作為CMOS邏輯中的基本電路的反相器電路和二輸入NAND電路的FET是分別具有對(duì)稱(chēng)結(jié)構(gòu)的FET的情況，在所述對(duì)稱(chēng)結(jié)構(gòu)中，源極區(qū)和漏極區(qū)具有相同的導(dǎo)電類(lèi)型。在這種情況下不出現(xiàn)以下描述的問(wèn)題，但是在形成反相器電路和二輸入NAND電路的FET是分別具有非對(duì)稱(chēng)結(jié)構(gòu)的FET的情況下出現(xiàn)以下描述的問(wèn)題，在非對(duì)稱(chēng)結(jié)構(gòu)中，源極區(qū)和漏極區(qū)具有相互不同的導(dǎo)電類(lèi)型。

在源極/漏極結(jié)構(gòu)對(duì)稱(chēng)的情況下，垂直層疊的p-FET區(qū)和n-FET區(qū)通過(guò)離子注入掩模相互分開(kāi)長(zhǎng)的距離，使得能夠容易地相互分開(kāi)形成p-FET和n-FET。

另一方面，在源極/漏極結(jié)構(gòu)不對(duì)稱(chēng)的情況下，需要以柵極區(qū)為邊界相互分開(kāi)地形成n型區(qū)和p型區(qū)。如果在這種結(jié)構(gòu)中，柵極長(zhǎng)度為50nm或更小，那么，鑒于光刻的對(duì)準(zhǔn)精度，相互分開(kāi)地形成n型區(qū)和p型區(qū)被視為是不實(shí)際的。并且，為了在源極結(jié)中形成具有急劇輪廓的高摻雜濃度結(jié)并在漏極結(jié)中形成具有緩和輪廓的低摻雜濃度結(jié)，需要對(duì)準(zhǔn)離子注入方向。因此，需要對(duì)準(zhǔn)形成電路的FET的源極區(qū)和漏極區(qū)的取向。并且，在形成二輸入NAND電路的情況下，垂直層疊n-FET，并且存在用作兩個(gè)n-FET的源極區(qū)和漏極區(qū)的區(qū)域。在源極/漏極區(qū)形成非對(duì)稱(chēng)結(jié)構(gòu)的情況下，不能形成這種電路布局。在源極/漏極區(qū)形成對(duì)稱(chēng)結(jié)構(gòu)的情況下，即使存在用作兩個(gè)n-FET的源極區(qū)和漏極區(qū)的區(qū)域，也不出現(xiàn)問(wèn)題。

如上所述，在源極/漏極區(qū)形成非對(duì)稱(chēng)結(jié)構(gòu)的情況下，常規(guī)電路設(shè)計(jì)技術(shù)不能被原樣應(yīng)用于器件布局，并且，存在伴隨布局設(shè)計(jì)改變的面積增加和成本增加的問(wèn)題。

發(fā)明內(nèi)容

根據(jù)一個(gè)方面，提供了一種場(chǎng)效應(yīng)晶體管，包括：半導(dǎo)體層；在半導(dǎo)體層中相互以一定距離形成的源極區(qū)和漏極區(qū)；在半導(dǎo)體層的一部分上形成的柵絕緣膜，該部分位于源極區(qū)和漏極區(qū)之間；在柵絕緣膜上形成的柵電極；以及在柵電極的至少一個(gè)側(cè)面上形成的柵側(cè)壁，所述側(cè)面位于源極區(qū)側(cè)和漏極區(qū)側(cè)，所述柵側(cè)壁由高介電材料制成，其中，所述源極區(qū)和漏極區(qū)與柵電極的相應(yīng)側(cè)面分開(kāi)設(shè)置。

附圖說(shuō)明

圖1(a)和圖1(b)是根據(jù)第一實(shí)施例的晶體管的截面圖；

圖2(a)和圖2(b)是用于解釋根據(jù)第一實(shí)施例的晶體管的操作的示圖；

圖3(a)和圖3(b)是用于解釋根據(jù)第一實(shí)施例的晶體管的操作的示圖；

圖4是根據(jù)第一實(shí)施例的變型的晶體管的截面圖；

圖5(a)和圖5(b)是用于解釋根據(jù)第二實(shí)施例的晶體管的示圖；

圖6是比較例的晶體管的截面圖；

圖7是示出比較例的I-V特性的示圖；

圖8是用于解釋根據(jù)第一或第二實(shí)施例的晶體管中的泄出電流的示圖；

圖9是根據(jù)第三實(shí)施例的晶體管的截面圖；

圖10是用于解釋根據(jù)第三實(shí)施例的晶體管的I-V特性的示圖；

圖11是根據(jù)第四實(shí)施例的晶體管的截面圖；

圖12是用于解釋根據(jù)第四實(shí)施例的晶體管的示例性制造方法的截面圖；

圖13是用于解釋根據(jù)第四實(shí)施例的晶體管的另一示例性制造方法的截面圖；

圖14是根據(jù)第五實(shí)施例的晶體管的截面圖；

圖15是根據(jù)第六實(shí)施例的晶體管的截面圖；

圖16(a)、圖16(b)是用于解釋根據(jù)第六實(shí)施例的晶體管的示例性制造方法的截面圖；

圖17是示出根據(jù)第七實(shí)施例的CMOS晶體管的制造方法的截面圖；

圖18是示出根據(jù)第七實(shí)施例的CMOS晶體管的制造方法的截面圖；