[發(fā)明專利]用于增加未對準鰭的鰭式器件密度的方法和器件

有效

• 申請?zhí)枺?/td>: 201110358405.9
• 申請日: 2011-11-11
• 公開（公告）號: CN102468182A
• 公開（公告）日: 2012-05-23
• 發(fā)明（設計）人: 王建勛;張智勝;林以唐;謝銘峰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;G06F17/50;G03F1/00
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

相關申請的交叉參考

本申請要求于2010年11月12日提交的序列號為61/412,846的美國申請的優(yōu)先權，其全部內(nèi)容結合于此作為參考。

本申請涉及以下美國專利申請，提交于2010年2月18日，名稱為“MEMORY?POWER?GATING?CIRCUIT?AND?METHODS”，序列號為12/707,788(代理人卷號：TSMC2008-0432，T5057-R007U)；提交于2010年4月12日，名稱為“FINFETS?AND?METHODS?FOR?FORMING?THE?SAME”，序列號為12/758,426(代理人卷號：TSMC2008-0582，T5057-Y048U)；提交于2010年3月25日，名稱為“ELECTRICAL?FUSE?AND?RELATED?APPLICATIONS”，序列號為12/731,325(代理人卷號：TSMC2008-0597，T5057-B033U)；提交于2010年3月16日，名稱為“ELECTRICAL?ANTI-FUSE?AND?RELATED?APPLICATIONS”，序列號為12/724,556(代理人卷號：TSMC2008-0598，T5057-K002U)；提交于2010年4月9日，名稱為“STI?STRUCTURE?AND?METHOD?OF?FORMING?BOTTOM?VOID?IN?SAME”，序列號為12/757,203(代理人卷號：TSMC2009-0148，T5057-Y085U)；提交于2010年6月10日，名稱為“FIN?STRUCTURE?FOR?HIGH?MOBILITY?MULTIPLE-GATE?TRANSISTOR”，序列號為12/797,839(代理人卷號：TSMC2009-0278，T5057-K099U)；提交于2010年7月7日，名稱為“METHOD?FOR?FORMING?HIGH?GERMANIUM?CONCENTRATION?SiGe?STRESSOR”，序列號為12/831,842(代理人卷號：TSMC2009-0343，T5057-Y093U)；提交于2010年4月16日，名稱為“FINFETS?AND?METHODS?FOR?FORMING?THE?SAME”，序列號為12/761,686(代理人卷號：TSMC2009-0442，T5057-Y125U)；提交于2010年4月23日，名稱為“FIN?FIELD?EFFECT?TRANSISTOR”，序列號為12/766,233(代理人卷號：TSMC2009-0444，T5057-K123U)；提交于2010年4月9日，名稱為“ACCUMULATION?TYPE?FINFET，CIRCUITS?AND?FABRICATION?METHOD?THEREOF”，序列號為12/757,271(代理人卷號：TSMC2009-0445，T5057-Y113U)；提交于2010年1月27日，名稱為“INTEGRATED?CIRCUITS?AND?METHODS?FOR?FORMING?THE?SAME”，序列號為12/694,846(代理人卷號：TSMC2009-0646，T5057-Y165)；提交于2010年12月14日，名稱為“METHOD?OF?CONTROLLING?GATE?THICKNESS?IN?FORMING?FINFET?DEVICES”，序列號為12/638,958(代理人卷號：TSMC2009-0738，T5057-B166)；提交于2010年4月28日，名稱為“METHODS?FOR?DOPING?FIN?FIELD-EFFECT?TRANSISTORS”，序列號為12/768,884(代理人卷號：TSMC2010-0028，T5057-Y228)；提交于2010年3月25日，名稱為“INTEGRATED?CIRCUIT?INCLUDING?FINFETS?AND?METHODS?FOR?FORMING?THE?SAME”，序列號為12/731,411(代理人卷號：TSMC2010-0057，T5057-B218)；提交于2010年5月6日，名稱為“METHOD?FOR?FABRICATING?A?STRAINED?STRUCTURE”，序列號為12/775,006(代理人卷號：TSMC2010-0198，T5057-Y246)；提交于2010年9月21日，名稱為“METHOD?OF?FORMING?INTEGRATED?CIRCUITS”，序列號為12/886,713(代理人卷號：TSMC2010-0646，T5057-B325)；提交于2010年11月8日，名稱為“MECHANISMS?FOR?FORMING?ULTRA?SHALLOW?JUNCTION”，序列號為12/941,509(代理人卷號：TSMC2010-0561，T5057-B337)；提交于2010年10月8日，名稱為“TRANSISTOR?HAVING?NOTCHED?FIN?STRUCTURE?AND?METHOD?OF?MAKING?THE?SAME”，序列號為12/900,626(代理人卷號：TSMC2010-0581，T5057-B330)；提交于2010年10月13日，名稱為“FINFET?AND?METHOD?OF?FABRICATING?THE?SAME”，序列號為12/903,712(代理人卷號：TSMC2010-0731，T5057-R350)；提交于2010年11月12日，序列號為61/412,846(代理人卷號：TSMC2010-0839，T5057-B388PRO)；提交于2010年10月19日，名稱為“METHODS?OF?FORMING?GATE?DIELECTRIC?MATERIAL”，序列號為61/394,418(代理人卷號：TSMC2010-0926，T5057-Y351PRO)；以及提交于2010年10月22日，名稱為“METHODS?OF?FORMING?SEMICONDUCTOR?DEVICES”，序列號為61/405,858(代理人卷號：TSMC2010-0928，T5057-R368PRO)；其全部內(nèi)容結合于此作為參考。