[發明專利]在高壓晶體管結構的端處的柵極回拉

有效

• 申請號: 201110356266.6
• 申請日: 2008-02-18
• 公開（公告）號: CN102412267A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: V·帕塔薩拉蒂;M·H·曼利
• 申請（專利權）人: 電力集成公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/423;H01L29/40;H01L29/78
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

本申請是申請日為2008年2月18日、申請號為200810080747.7、題為“在高壓晶體管結構的端處的柵極回拉”的發明專利申請的分案申請。

技術領域

本發明涉及用于制造高電壓晶體管的半導體器件結構和工藝。

背景技術

在半導體領域中高電壓場效應晶體管(HVFET)已是公知的。很多HVFET采用的器件結構包括延伸的漏極區，當器件處于“截止”狀態時，該延伸的漏極區支持或阻斷所施加的高電壓(例如幾百伏)。在常規的垂直HVFET結構中，半導體材料的臺或柱形成用于導通狀態中的電流的延伸的漏極或漂移區。在襯底頂部附近、與臺的側壁區域相鄰地形成溝槽柵極結構，在臺處將本體區設置在延伸的漏極區上方。向柵極施加適當的電壓電勢沿著本體區的垂直側壁部分形成導電溝道，使得電流可以垂直流過半導體材料，即，從設置源極區的襯底頂表面向下流到設置漏極區的襯底底部。

在常規布局中，垂直HVFET由長的連續硅柱結構構成，該硅柱結構跨越半導體管芯延伸，并且該柱結構在垂直于柱長度的方向上重復。不過，該布局引起的問題在于，在高溫處理步驟期間硅晶片容易產生大的翹曲。在很多工藝中，翹曲是永久性的且足夠大，防礙了在下一處理步驟中用工具加工晶片。另外，在晶體管布局的圓形端部分中的柵極氧化物弱點可能導致柵極氧化物擊穿電壓和可靠性問題。

發明內容

根據本發明的一個實施例，提供一種晶體管，包括：設置成跑道形布局的半導體材料柱，所述半導體材料柱具有沿第一橫向延伸的基本線性的部分和在跑道形布局的基本線性的部分的每一端處的圓形部分，第一導電類型的源極區被設置在所述柱的頂表面處或附近，并且第二導電類型的本體區被設置在源極區下面的柱中；分別設置在柱的相對側的第一和第二介電區域，第一介電區域被柱橫向包圍，并且第二介電區域橫向包圍所述柱；分別設置在第一和第二介電區域中的第一和第二場板；分別設置在鄰近本體區的柱的頂表面處或附近的第一和第二介電區域中的第一和第二柵極元件，所述第一和第二柵極元件通過柵極氧化物與本體區分開，所述柵極氧化物在跑道形布局的基本線性的部分中具有第一厚度，柵極氧化物在圓形部分處具有第二厚度，第二厚度基本上大于第一厚度。

根據本發明的一個實施例，提供一種晶體管，包括：設置成跑道形布局的半導體材料柱，所述半導體材料柱具有沿第一橫向延伸的基本線性的部分和在跑道形布局的基本線性的部分的每一端處的圓形部分；分別設置在柱的相對側的第一和第二介電區域，第一介電區域被柱橫向包圍，并且第二介電區域橫向包圍所述柱；分別設置在第一和第二介電區域中的第一和第二場板；分別設置在柱的頂部處或附近的第一和第二介電區域中的第一和第二柵極元件，所述第一和第二柵極元件通過柵極氧化物與本體區分開，所述柵極氧化物在跑道形布局的基本線性的部分中具有第一厚度，柵極氧化物在圓形部分處具有第二厚度，第二厚度基本上大于第一厚度。

根據本發明的一個實施例，提供一種晶體管，包括：具有均沿第一橫向延伸的間隔開的第一和第二線性部分的半導體材料的跑道形柱，所述跑道形柱的第一圓形部分接合第一和第二線性部分的相應的第一端，所述跑道形柱的第二圓形部分接合第一和第二線性部分的相應的第二端；分別設置在跑道形柱的相對側的第一和第二介電區域，第一介電區域被柱橫向包圍，并且第二介電區域橫向包圍所述柱；分別設置在第一和第二介電區域中的第一和第二場板；分別設置在跑道形柱的第一線性部分的頂部處或附近的第一和第二介電區域中的第一和第二柵極元件；分別設置在跑道形柱的第二線性部分的頂部處或附近的第一和第二介電區域中的第三和第四柵極元件；并且其中第一、第二、第三和第四柵極元件均借助柵極氧化物與跑道形柱分開，第一、第二、第三和第四柵極元件的相對端沿第一橫向分別終止于第一和第二圓形部分處或附近。

附圖說明

從下面的詳細說明和附圖將可以更全面地理解本發明，不過，詳細說明和附圖不應用來將本發明限制到所示的具體實施例，而是僅用于解釋和理解。

圖1示出了垂直HVFET結構的實例截面側視圖。

圖2A示出了圖1中所示的垂直HVFET結構的實例布局。

圖2B為圖2A中所示的實例布局的一部分的放大視圖。

圖3A示出了圖1中所示的垂直HVFET結構的另一實例布局。

圖3B為圖3A中所示的實例布局的一部分的放大視圖。

圖4A示出了圖1中所示的垂直HVFET結構的又一實例布局。

圖4B為圖4A中所示的實例布局的一部分的放大視圖。