[發明專利]具有鰭狀結構的場效晶體管的結構及其制作方法

有效

• 申請號: 201110351959.6
• 申請日: 2011-11-09
• 公開（公告）號: CN103107139B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 林建廷
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 陳小雯

技術領域

本發明涉及一種場效晶體管的結構及制作方法，特別是涉及一種具有鰭狀結構的場效晶體管的結構及其制作方法。

背景技術

隨著場效晶體管(field effect transistors，FETs)元件尺寸持續地縮小，現有平面式(planar)場效晶體管元件的發展已面臨制作工藝上的極限。為了克服制作工藝限制，以非平面(non-planar)的場效晶體管元件，例如鰭狀場效晶體管(fin field effect transistor，Fin FET)元件取代平面晶體管元件已成為目前的主流發展趨趨勢。由于鰭狀場效晶體管元件的立體結構可增加柵極與鰭狀結構的接觸面積，因此，可進一步增加柵極對于載流子通道區域的控制，從而降低小尺寸元件面臨的由源極引發的能帶降低(drain induced barrier lowering，DIBL)效應，并可以抑制短通道效應(short channel effect，SCE)。且由于鰭狀場效晶體管元件在同樣的柵極長度下，具有更寬的通道寬度，因而可獲得加倍的漏極驅動電流。甚至，晶體管元件的臨界電壓(threshold voltage)也可通過調整柵極的功函數而被加以調控。

在現有的鰭狀場效晶體管元件的制作工藝中，在鰭狀結構形成之后，通常會再施行一抗貫穿(anti-punch)離子注入制作工藝，以防止源/漏極間或對基底的貫穿效應(punch-through effect)的產生。然而，對于頂面被圖案化掩模層覆蓋的鰭狀結構而言，由于鰭狀結構的側壁并未被遮蔽，因此在抗貫穿離子注入制作工藝中，摻質不僅會被植入于源/漏極的下方，同時也會被植入于鰭狀結構側面的載流子通道區域，造成載流子通道區域的摻質濃度產生無法控制的變異，此變異會影響鰭狀場效晶體管元件的電性表現，使得制作工藝良率大幅降低。

發明內容

本發明的目的在于提供一種具有鰭狀結構的場效晶體管的結構及其制作方法，以避免通道區域的摻質濃度產生無法控制的變異。

為達到上述目的，根據本發明的一實施例，提供一種具有鰭狀結構的場效晶體管的制作方法，包含提供一基底、形成一第一導電型的離子阱于基底內，且第一導電型的離子阱具有一第一摻質濃度、形成至少一鰭狀結構，設置于基底上、進行至少一第一離子注入制作工藝，以形成一位于基底的第一導電型的抗貫穿(anti-punch)離子注入區，其中抗貫穿離子注入區具有一第三摻質濃度，且第三摻質濃度大于該第一摻質濃度、在第一離子注入制作工藝之后，形成至少一通道層沿著鰭狀結構的至少一表面設置、形成一柵極，覆蓋住部分的鰭狀結構、以及形成一源極以及一漏極，設置于柵極的兩側的鰭狀結構中。

根據本發明的另一實施例，提供一種具有鰭狀結構的場效晶體管的結構，包含有一基底、一第一導電型離子阱，設置于基底中，其中該第一導電型離子阱具有一第一摻質濃度、至少一鰭狀結構，設置于基底上、至少一通道層，沿著鰭狀結構的至少一表面設置，其中通道層具有一第二摻雜濃度，第二摻雜濃度的最高濃度小于第一摻質濃度、至少一第一導電型的抗貫穿離子注入區，設置于基底以及通道層之間，其中抗貫穿離子注入區具有一第三摻質濃度，且第三摻質濃度大于第一摻質濃度、一柵極，覆蓋住部分的鰭狀結構、以及一源極以及一漏極，設置于柵極兩側的鰭狀結構中，其中源極以及漏極具有一第二導電型。

附圖說明

圖1為具有鰭狀結構的場效晶體管的制備流程圖；

圖2至圖12繪示的是根據本發明較佳實施例的形成一種具有鰭狀結構的場效晶體管的制造方法示意圖。

主要元件符號說明

具體實施方式

為使熟悉本發明所屬技術領域的一般技術者能更進一步了解本發明，下文特列舉本發明的較佳實施例，并配合所附附圖，詳細說明本發明的構成內容及所欲達成的功效。