[發(fā)明專利]窄設(shè)計(jì)窗為目標(biāo)的面積有效高電壓基于雙極的ESD保護(hù)

有效

• 申請(qǐng)?zhí)枺?/td>: 201110349969.6
• 申請(qǐng)日: 2011-11-08
• 公開（公告）號(hào): CN102468299A
• 公開（公告）日: 2012-05-23
• 發(fā)明（設(shè)計(jì)）人: 阿莫里·根德龍;蔡·伊安·吉爾;瓦迪姆·A·庫什納;詹柔英
• 申請(qǐng)（專利權(quán)）人: 飛思卡爾半導(dǎo)體公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L21/762;H01L21/8248
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11219
• 代理人: 李佳;穆德駿

1.一種集成電路裝置，包括：

第一端子和第二端子；

單極性靜電放電ESD筘位電路，所述單極性靜電放電(ESD)筘位電路被耦合在所述第一端子和所述第二端子之間，包括：

(a)襯底；

(b)第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域，所述第一半導(dǎo)體區(qū)域在所述襯底中形成；

(c)所述第一導(dǎo)電類型的第二半導(dǎo)體區(qū)域，所述第二半導(dǎo)體區(qū)域在所述襯底中形成并且與所述第一半導(dǎo)體區(qū)域分離；以及

(d)與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的第三半導(dǎo)體區(qū)域，所述第三半導(dǎo)體區(qū)域在所述襯底中形成以圍繞并且分離所述第一半導(dǎo)體區(qū)域和所述第二半導(dǎo)體區(qū)域；

其中，所述第一半導(dǎo)體區(qū)域包括：連接到所述第一端子的所述第一導(dǎo)電類型的第一接觸區(qū)域；以及，連接到所述第一端子的所述第二導(dǎo)電類型的第二接觸區(qū)域，并且

其中，所述第二半導(dǎo)體區(qū)域包括連接到所述第二端子的所述第一導(dǎo)電類型的第三接觸區(qū)域，并且不包括連接到所述第二端子的所述第二導(dǎo)電類型的額外接觸區(qū)域。

2.根據(jù)權(quán)利要求1所述的集成電路，其中，所述第一導(dǎo)電類型是p型，并且所述第二導(dǎo)電類型是n型。

3.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述第一半導(dǎo)體區(qū)域和所述第二半導(dǎo)體區(qū)域的每一個(gè)包括：在所述襯底的表面處形成的重?fù)诫sp-阱。

4.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述第一半導(dǎo)體區(qū)域和所述第二半導(dǎo)體區(qū)域的每一個(gè)包括：在具有相對(duì)較輕摻雜的p型外延層中形成的重?fù)诫sp-阱。

5.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述第三半導(dǎo)體區(qū)域包括：重?fù)诫sn型阱，所述重?fù)诫sn型阱在所述襯底的表面處形成，以使所述第一半導(dǎo)體區(qū)域和所述第二半導(dǎo)體區(qū)域分離。

6.根據(jù)權(quán)利要求5所述的集成電路裝置，其中，所述第三半導(dǎo)體區(qū)域包括重?fù)诫sn型掩埋層，所述重?fù)诫sn型掩埋層在所述第一半導(dǎo)體區(qū)域和所述第二半導(dǎo)體區(qū)域以下形成并且與所述重?fù)诫sn型阱歐姆接觸。

7.根據(jù)權(quán)利要求5所述的集成電路裝置，其中，所述第三半導(dǎo)體區(qū)域包括n-阱區(qū)域，所述n-阱區(qū)域在所述襯底的表面處形成為與所述重?fù)诫sn型阱歐姆接觸并且與所述第一半導(dǎo)體區(qū)域分離了間距尺寸，所述間距尺寸控制所述第一半導(dǎo)體區(qū)域與所述n-阱區(qū)域之間的雪崩擊穿區(qū)域。

8.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述第一端子被電耦合到接地基準(zhǔn)電位，并且所述第二端子被電耦合到要被保護(hù)不受超過觸發(fā)電壓值的電壓影響的電路中的節(jié)點(diǎn)，使得當(dāng)跨所述第一端子和所述第二端子施加超過所述觸發(fā)電壓值的電壓時(shí)與所述電壓相關(guān)聯(lián)的電流自動(dòng)地流過所述單極性ESD筘位電路。

9.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述第一半導(dǎo)體區(qū)域的尺寸被確定在第一相對(duì)較大的面積以容納所述第一接觸區(qū)域和所述第二接觸區(qū)域二者，而所述第二半導(dǎo)體區(qū)域的尺寸被確定在第二相對(duì)較小的面積以僅容納所述第三接觸區(qū)域。

10.一種制造半導(dǎo)體裝置的方法，所述方法包括：

在襯底的表面處形成第一導(dǎo)電類型的第一區(qū)域和第二區(qū)域，使得所述第一區(qū)域和所述第二區(qū)域由至少一部分第二相反導(dǎo)電類型的半導(dǎo)體區(qū)域彼此間隔開，并且使得所述第一區(qū)域在所述半導(dǎo)體區(qū)域的表面處具有比所述第二區(qū)域大的面積；

在所述第一區(qū)域和所述第二區(qū)域中的每一個(gè)中分別形成所述第一導(dǎo)電類型的第一接觸區(qū)域；

僅在所述第一區(qū)域中而不在所述第二區(qū)域中形成所述第二導(dǎo)電類型的第二接觸區(qū)域；以及

形成第一端子和第二端子，使得所述第一端子與在所述第一區(qū)域中形成的所述第一接觸區(qū)域和所述第二接觸區(qū)域電接觸，并且所述第二端子與在所述第二區(qū)域中形成的所述第一接觸區(qū)域電接觸，從而形成耦合在所述第一端子和所述第二端子之間的單極性靜電放電ESD筘位電路。

11.根據(jù)權(quán)利要求10所述的方法，其中，所述第一導(dǎo)電類型是p型，并且第二導(dǎo)電類型是n型。

12.根據(jù)權(quán)利要求10所述的方法，其中，形成所述第一區(qū)域和所述第二區(qū)域的步驟包括：在所述襯底的表面處形成第一p-阱和第二p-阱。