[發明專利]形成絕緣體上碳硅-鍺硅異質結1T-DRAM結構的方法及形成結構有效
| 申請號: | 201110349874.4 | 申請日: | 2011-11-08 |
| 公開(公告)號: | CN102543882A | 公開(公告)日: | 2012-07-04 |
| 發明(設計)人: | 黃曉櫓;陳玉文 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/8242 | 分類號: | H01L21/8242;H01L27/108 |
| 代理公司: | 上海新天專利代理有限公司 31213 | 代理人: | 王敏杰 |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 絕緣體 上碳硅 鍺硅異質結 dram 結構 方法 | ||
1.一種形成絕緣體上碳硅-鍺硅異質結1T-DRAM結構的方法,其特征在于,包括以下順序步驟:
步驟1:在SOI晶片上淀積一層硬掩膜層,對所述硬掩膜層進行光刻和刻蝕,在硬掩膜層上形成第一開口,所述第一開口中暴露出P型硅層;
步驟2:對第一開口中暴露出的P型硅層進行刻蝕,刻蝕至埋氧層上僅存一薄層P型硅層為止;
步驟3:對第一開口內進行SiGe選擇性外延生長,使第一開口內生長滿Si1-xGex層,其中X為介于1和0之間且不包括0的數字;
步驟4:刻蝕除去除硬掩膜層,對整個晶片表面進行全局化的氧化處理,待Si1-xGex層中鍺含量達到設定摩爾比后停止氧化;
步驟5:刻蝕除去由于氧化在P型硅板上形成的SiO2層,并在露出P型硅片和P-SiGe層的表面外延一層Si薄膜層;
步驟6:在晶片上制備淺槽隔離和NMOS器件,所述NMOS器件中形成N+-SiC源區和N+-SiGe漏區;
步驟7:在晶片上覆蓋一層光刻膠層,對光刻膠層進行光刻形成第二開口,所述第二開口中暴露出N+-SiC源區;對第二開口中進行碳離子注入;
步驟8:去除晶片上多余光刻膠,進行退火工藝激活注入離子,形成N+-SiC源區。
2.根據權利要求1所述方法,其特征在于,所述硬掩膜層為氮化硅材料。
3.根據權利要求1所述方法,其特征在于,所述步驟4中刻蝕為濕法刻蝕。
4.根據權利要求1所述方法,其特征在于,所述步驟4中刻蝕為濕法刻蝕。
5.根據權利要求1所述方法,其特征在于,所述NMOS器件為PDNMOS器件。
6.一種由權利要求1所述方法形成的1T-DRAM結構,其特征在于,包括:
一半導體基板、一埋氧層,所述埋氧層覆蓋在半導體基板上;
一P型硅層,所述P型硅層覆蓋在埋氧層上,所述P型硅層上設有由STI分隔開的NMOS器件,其中所述NMOS器件中的溝道為P型SiGe,所述NMOS器件中的源區為N+-SiC、漏區為N+-SiGe。
7.根據權利要求6所述的1T-DRAM結構,其特征在于,所述NMOS器件中的柵極和側墻之間設有側墻阻擋層。
8.根據權利要求6所述的1T-DRAM結構,其特征在于,所述NMOS器件為PDNMOS器件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110349874.4/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





