[發(fā)明專利]一種正八邊形霍爾盤結(jié)構(gòu)的CMOS傳感器及其制作方法

無效

• 申請?zhí)枺?/td>: 201110344479.7
• 申請日: 2011-11-04
• 公開（公告）號: CN102509767A
• 公開（公告）日: 2012-06-20
• 發(fā)明（設(shè)計(jì)）人: 郭曉雷;金湘亮;夏宇
• 申請（專利權(quán)）人: 湖南追日光電科技有限公司
• 主分類號: H01L43/06
• 分類號: H01L43/06;H01L43/04;H01L43/14
• 代理公司: 湘潭市匯智專利事務(wù)所 43108
• 代理人: 顏昌偉

技術(shù)領(lǐng)域

本發(fā)明涉及一種CMOS傳感器及其制作方法，特別涉及一種正八邊形霍爾盤結(jié)構(gòu)的CMOS傳感器及其制作方法。

背景技術(shù)

目前，CMOS霍爾效應(yīng)傳感器通常由一塊簡單的方形導(dǎo)體材料(即霍爾盤)制成，比如說n阱電阻，在其周邊留出至少四個(gè)端子，用于輸出電流并引出磁場感應(yīng)電壓。其中霍爾盤偏置電流從其中兩個(gè)位置相反的端子經(jīng)過，另外兩個(gè)端子的位置與電流端子的位置成垂直的方向，叫做電壓端子。當(dāng)有磁場垂直施加到導(dǎo)體表面時(shí)，可以在電壓端子上檢測到有電壓輸出，根據(jù)霍爾效應(yīng)，稱之為霍爾電壓。現(xiàn)有的CMOS霍爾盤的一個(gè)主要問題就是輸出失調(diào)。即當(dāng)沒有磁場存在時(shí)，電壓端子上也會輸出電壓，這勢必會對磁場測量帶來很大的誤差。這種影響的主要原因在于制造工藝的缺陷和制造材料的不一致性。

發(fā)明內(nèi)容

為了解決上述技術(shù)問題，本發(fā)明提供了一種高靈敏度、低輸出失調(diào)的正八邊形霍爾盤結(jié)構(gòu)的CMOS傳感器及其制作方法。

本發(fā)明解決上述的技術(shù)問題的技術(shù)方案是：一種正八邊形霍爾盤結(jié)構(gòu)的CMOS傳感器，包括p型襯底、正八邊形n阱、p+摻雜區(qū)、n+摻雜區(qū)、耗盡層、淺摻雜p+摻雜區(qū)、氧化層和鋁層，所述的正八邊形n阱位于p型襯底上，p+摻雜區(qū)位于正八邊形n阱邊緣外側(cè)，n+摻雜區(qū)位于正八邊形n阱邊緣內(nèi)側(cè)，所述的耗盡層位于正八邊形n阱與p型襯底的交界處，所述的淺摻雜p+摻雜區(qū)位于正八邊形n阱上方，所述的氧化層位于正八邊形n阱表面，鋁層位于n+摻雜區(qū)上方。

一種正八邊形霍爾盤結(jié)構(gòu)的CMOS傳感器的制作方法，包括以下步驟：

（1）在p型襯底上注入一層正八邊形n阱；

（2）在正八邊形n阱邊緣外側(cè)注入兩個(gè)p+摻雜區(qū)；

（3）在正八邊形n阱每條邊的邊緣內(nèi)側(cè)注入n+摻雜區(qū)；

（4）在正八邊形n阱與p型襯底的交界處由離子的擴(kuò)散效應(yīng)形成一層耗盡層；

（5）在正八邊形n阱上方注入一層淺摻雜的p+摻雜區(qū)，使其覆蓋整個(gè)正八邊形n阱區(qū)域；

（6）在整個(gè)正八邊形n阱表面生長一層氧化層；

（7）用特制的光刻掩模版光刻掉n+摻雜區(qū)上方的氧化層；

（8）在去掉氧化層的區(qū)域生長一層鋁層，作為金屬電極，從而引出正八邊形n阱的八個(gè)端子。

由于采用上述技術(shù)方案，本發(fā)明的有益效果是：（1）由于采用了正八邊形霍爾盤結(jié)構(gòu)，則可以提供八個(gè)端子，從而可以產(chǎn)生八個(gè)電流方向，使得失調(diào)得以大大減少。（2）由于在正八邊形n阱上方注入一層淺摻雜的p+摻雜區(qū)，使其覆蓋整個(gè)正八邊形n阱區(qū)域，增大了平均電阻率，減小了半導(dǎo)體薄片的厚度，從而提高了霍爾盤的磁場靈敏度。

下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明。

附圖說明

圖1為本發(fā)明的縱切方向結(jié)構(gòu)示意圖。

圖2為本發(fā)明的橫切方向結(jié)構(gòu)示意圖。

具體實(shí)施方式

如圖1、圖2所示，一種正八邊形霍爾盤結(jié)構(gòu)的CMOS傳感器，包括p型襯底207、正八邊形n阱208、p+摻雜區(qū)211、n+摻雜區(qū)（201、202、203、204、205，其中201、202、203、204、205分別對應(yīng)圖1中的端子1、端子2、端子3、端子4和端子5）、耗盡層210、淺摻雜p+摻雜區(qū)209、氧化層212和鋁層213，所述的正八邊形n阱208位于p型襯底207上，p+摻雜區(qū)211位于正八邊形n阱208邊緣外側(cè)，n+摻雜區(qū)（201、202、203、204、205）位于正八邊形n阱208邊緣內(nèi)側(cè)，所述的耗盡層210位于正八邊形n阱208與p型襯底207的交界處，所述的淺摻雜p+摻雜區(qū)209位于正八邊形n阱208上方，所述的氧化層212位于正八邊形n阱208表面，鋁層213位于n+摻雜區(qū)（201、202、203、204、205）上方。圖1中的1、2、3、4、5、6、7、8分別為正八邊形n阱208每條邊上所對應(yīng)的端子。

一種正八邊形霍爾盤結(jié)構(gòu)的CMOS傳感器的制作方法，具體制作過程如下：

（1）在p型襯底207上注入一層正八邊形n阱208；

（2）在正八邊形n阱208邊緣外側(cè)注入兩個(gè)p+摻雜區(qū)211；

（3）在正八邊形n阱208每條邊的邊緣內(nèi)側(cè)注入n+摻雜區(qū)，圖2中n+摻雜區(qū)201，202，203，204，205分別對應(yīng)圖1中端子1，端子2，端子3，端子4，端子5，這些n+摻雜區(qū)即為用于注入電流和輸出霍爾電壓的端子；