[發(fā)明專利]快閃存儲器限流裝置及應用該裝置的快閃存儲器

無效

• 申請?zhí)枺?/td>: 201110343739.9
• 申請日: 2011-11-03
• 公開（公告）號: CN103093811A
• 公開（公告）日: 2013-05-08
• 發(fā)明（設計）人: 冀永輝;馮二媛;劉明;于兆安
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發(fā)明涉及微電子行業(yè)存儲器技術領域，尤其涉及一種快閃存儲器限流裝置及應用該裝置的快閃存儲器。

背景技術

一般來說，在快閃存儲單元的源極、漏極和控制柵極施加適當的電壓，電荷就會被儲存或者被移除，因此數據就可以以這種電荷的形式存儲在存儲單元中或自存儲單元擦除。電荷在浮動柵極上的出現或消失，決定當存儲單元被選擇時，電流是否在源極和漏極區(qū)域之間流動。通過判斷存儲單元中源極和漏極區(qū)域之間電流的大小，來區(qū)分存儲的內容是“0”還是“1”。典型地，快閃存儲單元在陣列中的位線連接任一特定行的存儲單元的漏極，而字線連接任一特定列的存儲單元的柵極。每一個存儲單元的源極通常會接地。

快閃存儲器不僅僅只具有讀取的功能，還有編程和擦除的功能。完成這些操作就需要對存儲陣列中被選擇的存儲單元所在行對應的位線，施加一個相當高的電壓。此外，被選擇的存儲單元所在行連接的字線，也會被施加一個高壓電。其漏極和柵極，被施加高電壓產生電流用來產生電荷。然而在進行這些操作模式時，與被選擇的存儲單元位于同一行而未被選擇的存儲單元的漏極，也會接受到高電壓位線的電位，進而造成關閉時的電流或漏電流可能會在這些未被選擇的存儲單元的源極和漏極之間流動。雖然單個存儲單元的漏電流可能極小，但每一個未被選擇的存儲單元的漏電流總和，可能會接近甚至超過被選擇的存儲單元中的電流，導致器件損壞。存儲系統加限流裝置可以使漏電流總和不超過設定值，不至于器件損壞。但是現在很多存儲系統都沒有加上限流的方案，或者只在制作器件時加入電流限制方案，或者將電流限制方案集成在器件陣列中。

圖1為現有技術快閃存儲器限流方案的結構示意圖。如圖1所示，100為存儲單元陣列，101為起限流作用的PMOS傳輸管(MP)，其中，PMOS傳輸管(MP)101的源端連接可調電壓VHB，其柵端連接至一個固定的電壓V0上，襯底電壓接VPP，PMOS傳輸管(MP)101的漏端連接至存儲單元陣列100的陣列源線104。傳統限流方案是通過改變位線上的電壓VHB，再給一個合適的電壓V0來限制電流的大小。但是V0的改變會造成PMOS傳輸管(MP)的閾值電壓的浮動，從而使限流不能精確達到設定值。

圖2為現有技術使用限流裝置，來操作快閃存儲器陣列中的單個存儲單元的結構示意圖。如圖2所示，快閃存儲器裝置包含存儲單元陣列100。每個存儲單元典型地含有源極，漏極和柵極。陣列100更包含多條位線102，例如BL0，BL1，…BLm，以及多條字線103，例如字線WL0，WL1，…WLn。位線BL0-BLm與位線驅動電路105連接，字線WL0-WLn與字線驅動電路106連接，高壓系統107為位線驅動電路105，字線驅動電路106和限流裝置108提供存儲單元操作時所需要的電壓。高壓系統107產生的電壓連接至字線驅動電路和位線驅動電路的電源信號端，通過字線和位線選擇高壓系統107產生的電壓應用在一條或者多條位線BL0-BLm。存儲陣列100的源線104連接在一起，限流裝置108連接在陣列源線104與地之間。

圖3為圖2中存儲單元陣列100的示意圖。如圖3所示，陣列100含有安排在列與行的多個存儲單元115。其中字線WL0，WL1，…WLn一共有n+1行，以及位線BL0，BL1，…BLm一共m+1列。存儲單元中115和116各自的漏極耦接在一起，連接至位線BL0。以同樣的方法連接其它列的存儲單元，形成字線BL1-BLm，其中所有存儲單元的源極是連接在一起的。

在圖3中，單元115為被選擇作程序化的存儲單元。施加較高偏壓至位線BL0和字線WL0，以及施加較低電壓至未被選擇字線WL1-WLn的和位線BL1-BLm，來操作被選擇的單元115。這些偏壓可為，例如，10V，5V，0V，0V，分別施加在字線WL0、位線BL0、WL1-WLn、BL1-BLm。如圖3所示，由高壓系統107傳輸相應電壓到字線驅動電路106和位線驅動電路105，再由字線驅動電路106和位線驅動電路105分別施加于字線WL0-WLn，位線BL0-BLm。在操作模式下，字線WL0提供電壓給被選擇的單元115的控制柵極，以及和WL0連接但未被選擇的存儲單元的柵極，以促進電子注入選擇的存儲單元115。