[發明專利]一種SiGe HBT工藝中的PIS電容器及其制造方法

有效

• 申請號: 201110343136.9
• 申請日: 2011-11-03
• 公開（公告）號: CN103094361A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 劉冬華;段文婷;錢文生;胡君;石晶
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/94
• 分類號: H01L29/94;H01L21/02
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及集成電路制造領域，特別是涉及一種SiGe?HBT工藝中的PIS電容器。本發明還涉及一種SiGe?HBT工藝中的PIS電容器的制造方法。?

背景技術

在射頻應用中，需要越來越高的器件特征頻率，RFCMOS雖然在先進的工藝技術中可實現較高頻率，但還是難以完全滿足射頻要求，如很難實現40GHz以上的特征頻率，而且先進工藝的研發成本也是非常高；化合物半導體可實現非常高的特征頻率器件，但由于材料成本高、尺寸小的缺點，加上大多數化合物半導體有毒，限制了其應用。SiGe?HBT則是超高頻器件的很好選擇，首先其利用SiGe與Si的能帶差別，提高發射區的載流子注入效率，增大器件的電流放大倍數；其次利用SiGe基區的高摻雜，降低基區電阻，提高特征頻率；另外SiGe工藝基本與硅工藝相兼容，因此SiGe?HBT已經成為超高頻器件的主力軍。?

常規的SiGe?HBT采用高摻雜的集電區埋層，以降低集電區電阻，另外采用深槽隔離降低集電區和襯底之間的寄生電容，改善HBT的頻率特性。該器件工藝成熟可靠，但主要缺點有：1。集電區外延成本高；2。深槽隔離工藝復雜，而且成本較高，功能單一。?

發明內容

本發明要解決的技術問題是一種SiGe?HBT工藝中的PIS電容器打破?SiGe?HBT工藝中沒有PIS電容相關結構的局限，使SiGe?HBT工藝增加一種器件選擇。?

為解決上述技術問題，本發明的SiGe?HBT工藝中的PIS電容器，包括：硅襯底、淺溝槽隔離、P阱、P型重摻雜區、氧化層、鍺硅外延層、隔離側墻、接觸孔和金屬線，所述硅襯底上具有淺溝槽隔離和P阱，所述P阱上具有P型重摻雜區，所述淺溝槽隔離與P阱、P型重摻雜區相鄰，所述P型重摻雜區上具有氧化層，所述氧化層上具有鍺硅外延層，所述隔離側墻與氧化層、鍺硅外延層相鄰，所述P阱和鍺硅外延層通過接觸孔引出連接金屬線作為電容器的兩端。?

所述P阱中具有硼。?

所述P型重摻雜區中具有硼或氟化硼。?

所述多晶硅外延層中具有硼或氟化硼。?

所述氧化層厚度為5納米～30納米。?

本發明SiGe?HBT工藝中的PIS電容器的制作方法，包括：?

(1)在硅襯底上注入形成P阱；?

(2)制作淺溝槽隔離；?

(3)P型重摻雜注入形成P型重摻雜區；?

(4)沉積氧化層；?

(5)生長鍺硅外延層；?

(6)刻蝕，隔離墻生成；?

(7)將P阱和鍺硅外延層通過接觸孔引出連接金屬線。?

實施步驟(1)時，注入雜質為硼，能量為50Kev～500Kev，劑量為5e11cm^-2～5e13cm^-2。?

實施步驟(3)時，注入雜質為硼或者氟化硼，能量為5Kev～50Kev，劑量為5e14cm^-2～1e17cm^-2。?

實施步驟(5)時，注入雜質為硼或者氟化硼，能量條件為5Kev～100Kev、劑量為1e14cm^-2～1e17cm^-2。?

本發明的PIS電容器及其制造方法打破SiGe?HBT工藝中沒有MOS相關結構的局限，使SiGe?HBT工藝增加一種器件選擇。?

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：?

圖1是本發明PIS電容器的示意圖。?

圖2是本發明PIS電容器制作方法的流程圖。?

圖3是本發明制作方法的示意圖一，顯示步驟(1)～(3)的內容。?

圖4是本發明制作方法的示意圖二，顯示步驟(4)的內容。?

圖5是本發明制作方法的示意圖三，顯示步驟(5)的內容。?

圖6是本發明制作方法的示意圖四，顯示步驟(6)的內容。?

附圖標記說明?

1是硅襯底?

2是淺溝槽隔離?

3是P阱?

4是P型重摻雜區?

5是氧化層?

6是鍺硅外延層?

7是隔離側墻?

8是接觸孔?

9是金屬線?

具體實施方式

如圖1所示，本發明的PIS電容器，包括：?