[發明專利]降低HEMT器件柵槽刻蝕損傷的方法

有效

• 申請號: 201110340567.X
• 申請日: 2011-11-01
• 公開（公告）號: CN102339748A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 黃俊;魏珂;劉果果;樊捷;劉新宇
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/335
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 逯長明

技術領域

本發明涉及半導體制造技術領域，更具體地說，涉及一種降低HEMT器件柵槽刻蝕損傷的方法。

背景技術

目前的HEMT器件(High?Electron?Mobility?Transistor，高電子遷移率晶體管)多采用第三代半導體材料，GaN材料具有禁帶寬度寬、擊穿電場高、輸出功率大且耐高溫的特點，由GaN材料制作的HEMT器件可以工作在高壓下，導通電阻小，具有廣泛的應用前景。

現有技術中應用GaN材料的HEMT器件，為了提高器件的跨導，提升輸出功率，往往采用柵槽刻蝕技術，并且為了有效抑制電流崩塌效應，提升輸出功率和增益，往往采用了介質鈍化技術，即在源漏之間的GaN帽層上覆蓋氮化硅(一般為Si3N4)鈍化層。

現有技術中的柵槽刻蝕工藝中，一般采用F基等離子體刻蝕氮化硅材料，采用Cl基等離子體刻蝕GaN材料。該過程具體為，先采用F基等離子體刻蝕掉柵槽上方的氮化硅鈍化層材料，為了保證氮化硅鈍化層被刻蝕干凈，需要采用F基等離子體對鈍化層下方的GaN帽層進行過刻蝕，之后再采用Cl基等離子體刻蝕柵槽區域的GaN帽層材料，形成HEMT器件的柵槽。

但是，實際應用中，采用上述柵槽刻蝕工藝制作出的HEMT器件電性和良率較差，發明人研究發現，出現上述問題的原因是，在采用F基等離子體對鈍化層下方的GaN帽層進行過刻蝕時，F基等離子體會對GaN材料產生刻蝕損傷，這種損傷甚至會沿著GaN材料的晶格缺陷注入到AlGaN外延層及其下方的GaN緩沖層界面，從而影響AlGaN/GaN界面的二維電子氣的傳輸，進而降低了HEMT器件電性和良率。

因此，急需研究出一種新的柵槽刻蝕工藝，以避免因柵槽刻蝕工藝導致的HEMT器件電性和良率降低的問題。

發明內容

本發明實施例提供了一種降低HEMT器件柵槽刻蝕損傷的方法，在柵槽刻蝕過程中，降低了鈍化層刻蝕粒子對帽層材料的影響，即降低的柵槽刻蝕損傷，提高了HEMT器件電性和良率。

為實現上述目的，本發明實施例提供了如下技術方案：

一種降低HEMT器件柵槽刻蝕損傷的方法，包括：

提供基底，所述基底包括緩沖層、位于所述緩沖層表面上的外延層、位于所述外延層表面上的帽層以及位于所述帽層表面上的鈍化層；

采用鈍化層刻蝕粒子刻蝕掉柵槽上方預設厚度的鈍化層材料，以在所述鈍化層表面內形成柵槽圖形，所述預設厚度小于鈍化層的厚度；

采用帽層刻蝕粒子刻蝕上方剩余厚度的鈍化層材料以及柵槽區域的帽層材料，以在所述鈍化層和所述帽層表面內形成HEMT器件的柵槽。

優選的，所述預設厚度為所述鈍化層厚度的85％-95％。

優選的，所述預設厚度為所述鈍化層厚度的90％。

優選的，所述鈍化層材料為氮化硅，所述鈍化層刻蝕粒子為F基等離子體。

優選的，所述帽層材料為GaN，所述帽層刻蝕粒子為Cl基等離子體。

優選的，所述Cl基等離子體對氮化硅和氮化鎵的刻蝕選擇比為1∶10。

優選的，所述刻蝕掉柵槽上方預設厚度的鈍化層材料的過程為：

在所述鈍化層表面上形成電子束膠層，采用電子束光刻工藝在所述電子束膠層表面內形成柵槽圖形；

以具有柵槽圖形的電子束膠層為掩膜，刻蝕掉未被所述電子束膠層覆蓋的預設厚度的鈍化層材料。

優選的，刻蝕所述鈍化層和所述帽層的方法為：采用非諧振型電感耦合等離子體ICP刻蝕工藝對所述鈍化層和所述帽層進行刻蝕。

優選的，所述緩沖層材料為GaN。

優選的，所述外延層材料為AlGaN。

與現有技術相比，上述技術方案具有以下優點：

本發明實施例提供的降低HEMT器件柵槽刻蝕損傷的方法，通過在鈍化層的刻蝕過程中，不將鈍化層材料完全刻蝕干凈，而是保留部分柵槽上方的鈍化層材料，之后采用帽層刻蝕粒子刻蝕剩余厚度的鈍化層材料以及柵槽區域的帽層材料，即剩余厚度的鈍化層材料阻止了鈍化層刻蝕粒子對帽層材料的刻蝕，使鈍化層刻蝕粒子無法接觸到帽層材料，從而避免了鈍化層刻蝕粒子對帽層材料的刻蝕損傷，進而在在柵槽刻蝕過程中，降低了鈍化層刻蝕粒子對帽層材料的影響，即降低的柵槽刻蝕損傷，提高了HEMT器件電性和良率。

附圖說明

通過附圖所示，本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。