[發(fā)明專利]用選擇性外延制作底部厚柵氧化層溝槽MOS的工藝方法有效
| 申請?zhí)枺?/td> | 201110340143.3 | 申請日: | 2011-11-01 |
| 公開(公告)號: | CN103094074A | 公開(公告)日: | 2013-05-08 |
| 發(fā)明(設計)人: | 金勤海;楊川;許凱強 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/20 | 分類號: | H01L21/20;H01L21/28 |
| 代理公司: | 上海浦一知識產(chǎn)權代理有限公司 31211 | 代理人: | 張驥 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 選擇性 外延 制作 底部 氧化 溝槽 mos 工藝 方法 | ||
技術領域
本發(fā)明涉及一種半導體器件的制造方法,具體涉及一種用選擇性外延制作底部厚柵氧化層溝槽MOS的工藝方法。
背景技術
底部厚柵氧化層(厚度為500~10000埃)MOS(金屬氧化物半導體)能夠使得器件柵漏間電容大大減小。現(xiàn)有的工藝通過刻蝕來形成溝槽,但是這種方法使得底部厚柵氧化層的形成很困難。并且,現(xiàn)有工藝一般在重摻雜上只有一層外延,當需要有兩層外延時,現(xiàn)有技術工藝對外延與溝槽的相對位置控制性不夠精確,因此使得優(yōu)化外延摻雜以及器件性能的工作比較困難。
發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種用選擇性外延制作底部厚柵氧化層溝槽MOS的工藝方法,它可以使得溝槽MOS的底部厚柵氧化層的形成變得容易實現(xiàn)和控制。
為解決上述技術問題,本發(fā)明用選擇性外延制作底部厚柵氧化層溝槽MOS的工藝方法的技術解決方案為,包括以下步驟:
第一步,在重摻雜硅襯底上生長外延層,形成第一輕摻雜外延層;
第二步,在第一輕摻雜外延層上生長二氧化硅,其厚度等于或者大于后續(xù)要形成的溝槽底部厚柵氧化層;
第三步,采用光刻工藝,在二氧化硅上涂膠、光刻,形成光刻膠圖形;
第四步,刻蝕,將未被光刻膠擋住的二氧化硅刻蝕干凈,露出光刻膠以外的第一輕摻雜外延層;然后去除光刻膠;
第五步,選擇性生長加橫向生長第二外延層;先在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層;當?shù)诙p摻雜外延層的厚度超過二氧化硅的厚度時,使第二輕摻雜外延層在向上生長的同時橫向生長,直至合攏并完全覆蓋二氧化硅;
通過化學機械研磨使得第二輕摻雜外延層的上表面平坦化,然后在第二輕摻雜外延層的表面生長第三輕摻雜外延層。
第六步,通過涂膠、光刻、干法刻蝕,將二氧化硅上方的外延層刻蝕干凈,露出二氧化硅,形成具有底部厚柵氧化層的溝槽;
第七步,采用溝槽MOS工藝,在溝槽內形成柵。
本發(fā)明可以達到的技術效果是:
本發(fā)明應用選擇性外延及橫向外延生長,使外延完全包裹氧化層,再刻蝕掉氧化層上部的外延單晶硅,形成具有底部厚柵氧化層的溝槽。
本發(fā)明的方法使底部厚柵氧化層的形成變得容易,并在溝槽MOS有雙層或三層外延時,能夠精確控制溝槽相對外延層的位置,從而能夠通過分別優(yōu)化控制各層外延的摻雜濃度,使器件擊穿電壓和通態(tài)電阻得到優(yōu)化。
附圖說明
下面結合附圖和具體實施方式對本發(fā)明作進一步詳細的說明:
圖1至圖8是與本發(fā)明用選擇性外延制作底部厚柵氧化層溝槽MOS的工藝方法的各步驟相應的結構示意圖;
圖9是采用本發(fā)明所制成的底部厚柵氧化層溝槽MOS器件的截面示意圖。
具體實施方式
本發(fā)明用選擇性外延制作底部厚柵氧化層溝槽MOS的工藝方法,包括以下步驟:
第一步,如圖1所示,在重摻雜硅襯底上生長外延層,形成第一輕摻雜外延層;重摻雜體濃度為1018/cm3以上;
第二步,如圖1所示,在第一輕摻雜外延層上生長二氧化硅,其厚度等于或者大于后續(xù)要形成的溝槽底部厚柵氧化層;
第三步,如圖2所示,采用光刻工藝,在二氧化硅上涂膠、光刻,形成光刻膠圖形;
第四步,如圖3所示,刻蝕,將未被光刻膠擋住的二氧化硅刻蝕干凈,露出光刻膠以外的第一輕摻雜外延層;然后去除光刻膠;
第五步,如圖4所示,選擇性生長加橫向生長第二外延層;先在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層,而二氧化硅上不生長;當?shù)诙p摻雜外延層的厚度超過二氧化硅的厚度時,使第二輕摻雜外延層在向上生長的同時橫向生長,直至合攏并完全覆蓋二氧化硅;
通過化學機械研磨使得第二輕摻雜外延層的上表面平坦化,如圖5所示;然后在第二輕摻雜外延層的表面生長第三輕摻雜外延層,如圖6所示,也可以省略此步驟;
第六步,如圖7、圖8所示,通過涂膠、光刻、干法刻蝕,將二氧化硅上方的第二輕摻雜外延層和第三輕摻雜外延層刻蝕干凈,露出二氧化硅,形成具有底部厚柵氧化層的溝槽;
二氧化硅即作為厚柵氧化硅;
第七步,如圖9所示,采用現(xiàn)有的溝槽MOS工藝,在溝槽內形成柵。
采用本發(fā)明,能夠制成如圖9所示的底部厚柵氧化層溝槽MOS器件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經(jīng)上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110340143.3/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種產(chǎn)品升降裝置
- 下一篇:一種多功能線型模組
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





