[發明專利]EEPROM存儲器及其制作方法有效
| 申請號: | 201110338861.7 | 申請日: | 2011-10-31 |
| 公開(公告)號: | CN103094284A | 公開(公告)日: | 2013-05-08 |
| 發明(設計)人: | 金鳳吉;蘭啟明;郭兵;趙曉燕 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L27/115 | 分類號: | H01L27/115;G11C16/04;H01L21/8247 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | eeprom 存儲器 及其 制作方法 | ||
技術領域
本發明涉及半導體制作領域,尤其涉及一種EEPROM存儲器及其制作方法。
背景技術
電可擦可編程只讀存儲器(EEPROM,Electrically?Erasable?Programmable?Read-Only?Memory),是一種掉電后數據不丟失的存儲芯片;其可以在電腦上或專用設備上擦除已有信息,重新編程。EEPROM是非易失性存儲器,其中的閃速EEPROM發展迅速。EEPROM結構比DRAM復雜,因此EEPROM的集成度很難提高。
典型的EEPROM有兩個基本的結構:堆疊柵結構和分離柵結構。堆疊柵結構的EEPROM通常包括浮柵和設置于浮柵上的控制柵;分離柵結構的EEPROM包括控制柵、位于控制柵上的浮柵和分立的選擇柵。制造堆疊柵結構的EEPROM比分離柵結構的EEPROM工藝流程簡單,但是,堆疊柵結構的EEPORM通常會有過擦除問題,在讀操作過程中就會有不期望出現的漏電流,而分離柵結構的EEPROM不會出現過擦除問題,因此具有分離柵結構的EEPROM使用范圍更廣。
圖1~圖5為現有技術EEPROM存儲器制作方法的剖面結構示意圖。
參考圖1,提供半導體襯底100,所述半導體襯底100內形成有輕摻雜漏區101和輕摻雜源區102。
參考圖2,形成覆蓋所述半導體襯底100表面的氧化層103和多晶硅層104,所述輕摻雜漏區101和輕摻雜源區102區域上的氧化層103中還形成有邃穿窗口(圖中未示出)。所述邃穿窗口的形成方法為采用濕法刻蝕的方法刻蝕去除輕摻雜漏區101和輕摻雜源區102區域上的氧化層103靠近輕摻雜漏區101一側的部分厚度,形成邃穿窗口。
參考圖2和圖3,刻蝕部分所述多晶硅層104和氧化層103,在輕摻雜漏區101和輕摻雜源區102區域的半導體襯底100表面形成存儲晶體管的隧穿氧化層105和位于隧穿氧化層105上的浮柵106,以及半導體襯底100表面與存儲晶體管分立的選擇晶體管的柵氧化層107和位于柵氧化層107上的柵電極108。
參考圖4,依次形成覆蓋所述浮柵106表面以及隧穿氧化層105和浮柵106側壁的柵間介質層107,所述柵間介質層107還有部分位于浮柵106兩側的半導體襯底上。
參考圖5,在所述柵間介質層107上形成存儲晶體管的控制柵109;進行離子注入,形成位于選擇晶體管柵電極108兩側半導體襯底內的選擇晶體管的源區和漏區112,以及位于存儲晶體管控制柵109兩側半導體襯底內的存儲晶體管的源區110和漏區,所述選擇晶體管的源區和存儲晶體管的漏區相互重疊,共同構成離子摻雜區111。
EEPROM存儲器工作時,經過邃穿窗口進行對浮柵106的電子注入和導出,完成EEPROM存儲器的擦除和讀取過程。
更多關于EEPROM存儲器的制作方法請參考公開號為US2010/0311603的美國專利。
隨著半導體器件集成度的不斷提高,EEPROM存儲器的尺寸不斷減小,EEPROM存儲器的工作電壓不斷降低,導致現有技術形成的EEPROM存儲器的讀取電流不斷減小,尤其是在多次的循環讀寫和擦除操作后,很難去判斷EEPROM存儲器的存儲狀態,影響EEPROM存儲器的穩定性。
發明內容
本發明解決的問題是提供了一種EEPROM存儲器及其制作方法,增大了讀取EEPROM存儲器的存儲狀態時的讀取電流,提高了EEPROM存儲器的穩定性。
為解決上述問題,本發明提供了一種EEPROM存儲器的制作方法,包括步驟:
提供半導體襯底;
進行第一離子注入,在所述半導體襯底內形成輕摻雜源/漏區;
進行變角度第二離子注入,形成位于所述輕摻雜漏區表面區域的第一淺摻雜區和位于輕摻雜源區表面區域的第二淺摻雜區,所述變角度第二離子注入的摻雜離子導電類型與第一離子注入摻雜離子導電類型相同;
對所述半導體襯底進行退火,激活摻雜離子,使第一淺摻雜區和第二淺摻雜區相接觸;
在所述半導體襯底上形成分立的存儲晶體管和選擇晶體管,所述存儲晶體管包括輕摻雜源/漏區半導體襯底表面的柵極堆疊和位于柵極堆疊兩側半導體襯底內的源/漏區,所述選擇晶體管包括輕摻雜源/漏區以外半導體襯底表面的柵極堆疊和位于柵極堆疊兩側半導體襯底內的源/漏區。
可選的,所述第二離子注入摻雜離子的原子量小于第一離子注入摻雜離子的原子量。
可選的,所述第一離子注入的摻雜離子為砷離子。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110338861.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體器件及其制造方法
- 下一篇:一種雙相不銹鋼編織軟管絲的制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





