[發明專利]半導體器件

有效

• 申請號: 201110337700.6
• 申請日: 2011-10-21
• 公開（公告）號: CN102456716A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 大西泰彥
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/36;H01L29/78
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李玲

技術領域

本發明涉及可應用于MOSFET(金屬氧化物半導體場效應晶體管)、IGBT(絕緣柵雙極型晶體管)、雙極型晶體管等的具有高擊穿電壓和高電流容量的超結半導體器件，并且涉及該器件的制造方法。在以下描述中，超結半導體器件將表示其中的漂移層具有在“導通”狀態中使電流流動而在“截止”狀態中保持擊穿電壓的功能的半導體器件，在該漂移層中，在垂直于半導體襯底的主面的方向上沉積的柱狀或層狀的p型區和n型區在沿著該主面的方向上形成交替相鄰的平行pn層。

背景技術

一般而言，半導體器件被分為橫向半導體器件和縱向半導體器件，在橫向半導體器件中電極僅在半導體襯底的一個表面上且電流沿著一主面流動，而在縱向半導體器件中電極在半導體襯底的兩個表面上且電流在主面上的電極之間流動。在縱向半導體器件中，在器件的“導通”狀態中漂移電流流動的方向與耗盡層因器件的“截止”狀態中的反偏壓而延伸的方向相同。在常規平面n溝道縱向MOSFET的情況下，高電阻率n^-漂移層用于在MOSFET的“導通”狀態中使漂移電流在垂直方向上流動，且在“截止”狀態中耗盡以保持擊穿電壓。縮短高電阻率n^-漂移層的電流路徑(即，使高電阻率n^-漂移層較薄)導致MOSFET的導通電阻降低的效果，這歸因于n^-漂移層中的電阻減小。然而，隨著從p型基區和n^-漂移層之間的pn結擴展的耗盡層寬度減小，電場強度快速達到硅的臨界電場且擊穿電壓下降。另一方面，具有高擊穿電壓的n溝道縱向MOSFET具有厚n^-漂移層，且該厚n^-漂移層導致高導通電阻，且MOSFET的導通損耗增大。這種導通電阻和擊穿電壓之間的關系被稱作折衷關系。已知這種折衷關系存在于諸如IGBT、雙極型晶體管、或二極管等的半導體器件中。

同時，為了在縱向半導體器件中實現高擊穿電壓，該器件需要包圍有電流流動的有源區的環形外圍區。在沒有外圍區的情況下，難以實現高擊穿電壓，這是因為漂移層的外側區中的電場強度變高，這導致擊穿電壓降低。另外，即使一開始維持了擊穿電壓，具有低抗表面電荷魯棒性的器件難以保證擊穿電壓的可靠性。外圍區上的表面電荷影響耗盡層的延伸，這導致擊穿電壓隨著時間流逝而降低。在下文中，具有高抗表面電荷魯棒性的半導體器件表示即使時間流逝也能維持初始擊穿電壓的半導體器件，即該半導體器件具有高可靠性。公知一種用于解決擊穿電壓降低的可靠性問題的半導體器件，該半導體器件具有連接至外圍區中的正向和反向多晶硅場板的保護環。對于具有該類型外圍區的半導體器件而言，即使在外圍區中的表面上存在正電荷或負電荷時，對于表面附近的耗盡層延伸的影響減弱。因此，抑制擊穿電壓的降級且改善了抗表面電荷魯棒性。

此外，就半導體材料的使用效率而言，外圍區盡可能窄是所期望的，因為外圍區是非有源區。關于該點，公開了一種半導體器件，該半導體器件中通過采用具有p型保護環、外圍區的角隅部中第一場板和第二場板電位相同的配置，直部中的外圍區的寬度減小而有源區的面積相應地增大(JP-A-2008-193043)。

此外，公開了一種半導體器件，在該半導體器件中通過采用具有形成在外圍區中的多個保護環、置于各保護環的內圓周側和外圓周側中的絕緣膜上的多晶硅場板、以及連接保護環和場板的鋁電極的配置，有可能使多個場板之間的間隔變窄(JP-A-2009-117715摘要和圖1)。

然而，在JP-A-2009-117715(摘要和圖1)中描述的MOSFET中，盡管在外圍區有窄寬度的情況下有電場的高馳豫和高抗感生表面電荷魯棒性，但是有必要在形成多晶硅場板之前形成p型保護環。在該情況下，在形成多晶硅柵和多晶硅場板之后形成p型基區和p型保護環的工序中，需要添加用于形成p型保護環的光刻和離子注入步驟。由于這些附加步驟不僅增加制造成本，而且因為易于發生p型保護環和多晶硅場板之間的未對準，這些附加步驟還成為電場馳豫能力的波動和劣化和低抗感生表面電荷魯棒性的起因，因此盡可能沒有此類附加步驟是所期望的。