[發明專利]半導體器件制作方法無效
| 申請號: | 201110335723.3 | 申請日: | 2011-10-29 |
| 公開(公告)號: | CN102354683A | 公開(公告)日: | 2012-02-15 |
| 發明(設計)人: | 毛智彪;胡友存 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L21/321 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 陸花 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 制作方法 | ||
技術領域
本發明涉及集成電路制造領域,特別涉及一種半導體器件制作方法。
背景技術
隨著半導體芯片的集成度不斷提高,晶體管的特征尺寸隨之不斷縮小。當進入到130納米技術節點之后,受到鋁的高電阻特性的限制,銅互連逐漸替代鋁互連成為金屬互連的主流。由于銅的干法刻蝕工藝不易實現,銅互連線的制作方法不能像鋁互連線那樣通過刻蝕金屬層而獲得,現在廣泛采用的銅互連線的制作方法是稱作大馬士革工藝的鑲嵌技術。該大馬士革工藝包括只制作金屬導線的單大馬士革工藝和同時制作通孔(也稱接觸孔)和金屬導線的雙大馬士革工藝。具體的說,單大馬士革結構(也稱單鑲嵌結構)僅是把單層金屬導線的制作方式由傳統的方式(金屬刻蝕+介質層填充)改為鑲嵌方式(介質層刻蝕+金屬填充),而雙鑲嵌結構則是將通孔以及金屬導線結合在一起,如此只需一道金屬填充步驟。制作雙鑲嵌結構的常用方法一般有以下幾種:全通孔優先法(Full?VIA?First)、半通孔優先法(Partial?VIA?First)、金屬導線優先法(Full?Trench?First)以及自對準法(Self-alignment?method)。
如圖1所示,現有的一種金屬導線制作工藝包括如下步驟:首先,在半導體襯底100上首先沉積介質層110;然后通過光刻和刻蝕工藝在介質層110中形成金屬導線槽;隨后沉積金屬層,所述金屬層填充到金屬導線槽內并且在所述介質層110表面也沉積了金屬;接著,進行化學機械研磨(CMP)工藝去除所述介質層110上的金屬,從而在所述金屬導線槽內制成了金屬導線140。
如上所述,在大馬士革工藝中需要利用化學機械研磨工藝,以最終形成鑲嵌在介質層110中的金屬導線140。然而,因為金屬和介質層材料的移除率一般不相同,因此對研磨的選擇性會導致不期望的凹陷(dishing)和侵蝕(erosion)現象。凹陷時常發生在金屬減退至鄰近介質層的平面以下或超出鄰近介質層的平面以上,侵蝕則是介質層的局部過薄。凹陷和侵蝕現象易受圖形的結構和圖形的密度影響。因此,為了達到均勻的研磨效果,要求半導體襯底上的金屬圖形密度盡可能均勻,而產品設計的金屬圖形密度常常不能滿足化學機械研磨均勻度要求。目前,解決的方法是在版圖的空白區域填充冗余金屬線圖案來使版圖的圖形密度均勻化,從而在介質層110中形成金屬導線140的同時還形成冗余金屬線(dummy?metal)150,如圖2所示。但是,冗余金屬線雖然提高了圖形密度的均勻度,但是卻不可避免地引入了額外的金屬層內和金屬層間的耦合電容。
為了減少額外的耦合電容帶給器件的負面影響,在設計冗余金屬時要盡可能減少冗余金屬的填充數量,并且使主圖形(金屬導線圖形)與冗余金屬間距盡可能大。然而主圖形與冗余金屬的間距過大又會導致局部區域的圖形密度不均勻,影響化學機械研磨工藝的局部區域平坦度。在給定線寬條件下,各種線條圖形的焦深(DOF)工藝窗口有下列關系:密集線條>半密集線條>孤立線條。利用這個關系,在半密集線條和孤立線條旁增加輔助圖形可以擴大半密集線條和孤立線條的工藝窗口。即,輔助圖形可以擴大半密集線條和孤立線條的光刻工藝窗口,改善金屬的化學機械研磨的局部區域平坦度,但是也會導致較大的金屬層內和金屬層間的耦合電容。
發明內容
本發明提供一種半導體器件制作方法,以有效地擴大光刻工藝窗口并且減少或完全消除冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。
為解決上述技術問題,本發明提供一種半導體器件的制作方法,包括:
提供半導體襯底,所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區;
在所述半導體襯底上形成介質層和硬掩膜層;
去除所述非冗余金屬區上的硬掩膜層;
刻蝕所述介質層和剩余的硬掩膜層以形成冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽,所述輔助圖形冗余金屬槽和冗余金屬槽的深度小于所述金屬導線槽的深度;
在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層;
進行化學機械研磨工藝,直至去除所述冗余金屬槽和輔助圖形冗余金屬槽內部分或全部的金屬層。
可選的,利用光刻和刻蝕的方式去除所述非冗余金屬區上的硬掩膜層。
可選的,刻蝕所述介質層和剩余的硬掩膜層以形成冗余金屬槽和金屬導線槽的步驟包括:同時刻蝕所述冗余金屬區和非冗余金屬區上的介質層和剩余的硬掩膜層,以同時形成冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110335723.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:制備聚丙烯酰胺的配料方法
- 下一篇:4-松油醇型白千層優良單株的選擇方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





