[發明專利]集成電路和其制作方法

有效

• 申請號: 201110332895.5
• 申請日: 2011-10-27
• 公開（公告）號: CN102569264A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 陳重輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/58
• 分類號: H01L23/58
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

相關申請的交叉參考

本申請要求2010年10月28日提交的編號為61/407,509號的美國臨時專利申請的優先權，其全部內容通過引用結合到本文中作為參考。。

技術領域

本公開通常涉及半導體裝置的領域，并且更具體地，涉及集成電路和其制作方法。

背景技術

半導體集成電路(IC)行業已經經歷了快速增長。在每一代具有比前代更小并且更復雜的電路的情況下，IC材料和設計的技術進步產生了IC時代。然而，這些進步已經增加了處理和制作IC的復雜性并且，對于有待實現的這些進步，需要IC處理和制作的類似發展。

在IC進化的過程中，通常已經增大了功能密度(即，每一芯片區域的相互連接器件的數量)同時已經減小了幾何尺寸(即，可以使用制作方法制作的最小組件(或者線))。這種按比例縮小的方法通常通過提高生產效率和降低相關成本來提供優勢。這種按比例縮小還產生了相對高功耗值，這可以通過使用諸如互補金屬氧化物半導體(CMOS)裝置的低功率消耗器件來設法解決。

如上所述，為了提供更小的IC和改善諸如提高速度或者降低功率消耗的性能，半導體行業的趨勢是朝向集成電路的小型化或者按比例縮小。雖然過去將鋁和鋁合金用于在集成電路中的導線材料，但是因為銅具有比鋁更好的電特征，例如，減小電阻、更高導電性、以及更高熔點，所以當前趨勢是使用用于導電材料的銅。

發明內容

針對現有技術的問題，本發明提供了一種集成電路，包括：信號線，以第一方向布線；第一屏蔽圖案，設置為與所述信號線基本平行，所述第一屏蔽圖案具有：具有第一尺寸的第一邊緣和具有第二尺寸的第二邊緣，所述第一邊緣與所述信號線基本平行，所述第一尺寸大于所述第二尺寸；以及第二屏蔽圖案，設置為與所述信號線基本平行，所述第二屏蔽圖案具有：具有第三尺寸的第三邊緣和具有第四尺寸的第四邊緣，所述第三邊緣與所述信號線基本平行，所述第三尺寸大于所述第四尺寸，所述第四邊緣面對所述第二邊緣，在所述第二邊緣和所述第四邊緣之間有第一間隔。

根據本發明所述的集成電路，其中，所述第一尺寸約為所述第二尺寸的兩倍或以上。

根據本發明所述的集成電路，其中，所述第一間隔的尺寸約為所述第二尺寸的兩倍或以上。

根據本發明所述的集成電路，其中，所述信號線的寬度約為所述第二尺寸的兩倍或以上。

根據本發明所述的集成電路，其中，所述第一屏蔽圖案和所述信號線在第二方向上具有約35％或更少的重疊區，并且所述第二方向與所述第一方向和所述第二邊緣的第三方向基本垂直。

根據本發明所述的集成電路，其中，所述信號線設置在第一金屬化層中，所述第一屏蔽圖案和所述第二屏蔽圖案設置在與所述第一金屬化層不同的第二金屬化層中，并且所述第一金屬化層鄰接所述第二金屬化層。

根據本發明所述的集成電路，進一步包括：第三屏蔽圖案，設置為與所述信號線基本平行，所述第三屏蔽圖案具有：具有第五尺寸的第五邊緣和具有第六尺寸的第六邊緣，所述第五邊緣與所述信號線基本平行，所述第五尺寸大于所述第六尺寸；以及第四屏蔽圖案，設置為與所述信號線基本平行，所述第四屏蔽圖案具有：具有第七尺寸的第七邊緣和具有第八尺寸的第八邊緣，所述第七邊緣與所述信號線基本平行，所述第七尺寸大于所述第八尺寸，所述第八邊緣面對所述第六邊緣，在所述第六邊緣和所述第八邊緣之間有第二間隔，其中，所述第三屏蔽圖案和所述第四屏蔽圖案設置在與所述第一金屬化層和所述第二金屬化層不同的第三金屬化層中，并且所述第三金屬化層鄰接所述第一金屬化層。

根據本發明所述的集成電路，進一步包括：第一屏蔽結構，設置為鄰近所述信號線的第一側邊；以及第二屏蔽結構，設置為鄰近與所述第一側邊相對的第二側邊，其中，所述第一屏蔽結構和所述第二屏蔽結構設置在所述第一金屬化層中。

根據本發明所述的一種集成電路，包括：信號線，在第一方向上布線，所述信號線設置在第一金屬化層中；以及多個屏蔽結構，設置為與所述信號線基本平行，所述屏蔽結構設置在與所述第一金屬化層鄰接的第二金屬化層中，所述屏蔽結構均具有多個屏蔽圖案，所述屏蔽圖案以一間隔彼此分離，所述屏蔽圖案均具有：具有第一尺寸的第一邊緣和具有第二尺寸的第二邊緣，所述第一邊緣與所述信號線基本平行，所述第一尺寸大于所述第二尺寸。

根據本發明所述的集成電路，其中，所述第一尺寸約為所述第二尺寸的兩倍或以上。

根據本發明所述的集成電路，其中，所述間隔的尺寸約為所述第二尺寸的兩倍或以上。