[發明專利]堆疊并可調諧的電源熔絲

有效

• 申請號: 201110329752.9
• 申請日: 2011-10-26
• 公開（公告）號: CN102543951A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 鄭志昌;柳瑞興;蘇如意;楊富智;蔡俊琳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L27/02;H01L21/82;H01H85/046
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術領域

本發明涉及一種半導體器件，更具體的，涉及在基板上堆疊并可調諧的電源熔絲。

背景技術

在半導體集成電路(ICs)的設計中，開發了電熔絲以防止器件在遇到比正常工作時的器件容量大的電壓時不損壞。如果電壓超過了預定限度，電熔絲將會熔斷或中斷過大的電流或電壓從而不損壞器件。

現有的電熔絲以低效的方式將晶體管元件和熔絲元件組合在一起，因此面積效率低。另外，現有電熔絲的熔絲熔斷電壓是固定的而且不能變化或調諧以具有多個熔絲熔斷電壓。

因此，需要制造電熔絲的方法和通過這種方法制造的器件。

發明內容

針對現有技術的缺陷，本發明提供了一種半導體器件，包括：晶體管，所述晶體管包括基板、源極、漏極、和柵極；以及堆疊在所述晶體管上的熔絲，所述熔絲包括：與所述晶體管的所述漏極連接的陽極觸點；陰極觸點；以及電阻器，所述電阻器通過第一肖特基二極管和第二肖特基二極管分別與所述陰極觸點和所述陽極觸點連接。

根據本發明所述的半導體器件，其中所述熔絲的所述陽極觸點、所述陰極觸點、和所述電阻器設置在所述晶體管的所述柵極和所述漏極的上方和之間。

根據本發明所述的半導體器件，其中所述晶體管包括設置在所述柵極和所述漏極之間的隔離結構，所述隔離結構和所述漏極在所述基板中的n-阱中，而且所述基板被p-型摻雜劑摻雜。

根據本發明所述的半導體器件，其中所述電阻器包括多個線圈。

根據本發明所述的半導體器件，其中所述第一肖特基二極管嵌入在所述電阻器和所述陰極觸點之間，而且所述第二肖特基二極管嵌入在所述電阻器和所述陽極觸點之間。

根據本發明所述的半導體器件，其中所述熔絲設定成在約5V至約700V之間的電壓下熔斷。

根據本發明所述的半導體器件，還包括在所述晶體管的所述柵極和所述熔絲的所述電阻器之間的介電層。

根據本發明所述的一種半導體器件，包括：多個晶體管，每個晶體管包括基板、源極、漏極、和柵極；以及多個熔絲，每個熔絲堆疊在所述多個晶體管中各自的晶體管上，每個熔絲包括：與所述各自的晶體管的所述漏極連接的陽極金屬觸點；陰極金屬觸點；以及電阻器，所述電阻器通過第一肖特基二極管和第二肖特基二極管分別與所述陰極金屬觸點和所述陽極金屬觸點連接，其中所述多個熔絲的所述電阻器互相之間具有不同的長度。

根據本發明所述的半導體器件，其中每個熔絲的所述陽極金屬觸點、所述陰極金屬觸點、和所述電阻器設置在每個各自的晶體管的所述柵極和所述漏極上方和之間。

根據本發明所述的半導體器件，其中每個晶體管包括設置在所述柵極和所述漏極之間的隔離結構，所述隔離結構和所述漏極在所述基板中的n-阱中，而且所述基板摻雜p-型摻雜劑。

根據本發明所述的半導體器件，其中每個電阻器包括多個線圈。

根據本發明所述的半導體器件，其中所述第一肖特基二極管嵌入在所述電阻器和所述陰極金屬觸點之間，而且所述第二肖特基二極管嵌入在所述電阻器和所述陽極金屬觸點之間。

根據本發明所述的半導體器件，其中每個熔絲設定在約5V至約700V之間的電壓下熔斷。

根據本發明所述的一種制造半導體器件的方法，所述方法包括：提供晶體管，所述晶體管包括基板、源極、漏極、和柵極；和在所述晶體管上方堆疊熔絲，所述熔絲包括：與所述晶體管的所述漏極連接的陽極金屬觸點；陰極金屬觸點；以及電阻器，所述電阻器通過第一肖特基二極管和第二肖特基二極管分別與所述陰極金屬觸點和所述陽極金屬觸點連接。

根據本發明所述的方法，其中在所述晶體管上方堆疊所述熔絲包括在所述晶體管的所述柵極和所述漏極上方和之間堆疊所述熔絲的所述陽極金屬觸點、所述陰極金屬觸點、和所述電阻器，而且其中所述第一肖特基二極管嵌入在所述電阻器和所述陰極金屬觸點之間，而且所述第二肖特基二極管嵌入在所述電阻器和所述陽極金屬觸點之間。

根據本發明所述的方法，其中提供所述晶體管包括提供在所述柵極和所述漏極之間的隔離結構，所述隔離結構和所述漏極在所述基板中的n-阱中，而且所述基板摻雜p-型摻雜劑。

根據本發明所述的方法，還包括提供所述電阻器選定的長度以提供用于熔斷所述熔絲的調諧電壓。

根據本發明所述的方法，其中所述調諧電壓在約5V和約700V之間。

根據本發明所述的方法，還包括提供多個晶體管和在所述多個晶體管上堆疊多個熔絲。