[發(fā)明專利]用于減少柵極電阻的接觸結(jié)構(gòu)及其制造方法

無效

• 申請?zhí)枺?/td>: 201110324281.2
• 申請日: 2011-10-19
• 公開（公告）號: CN102468328A
• 公開（公告）日: 2012-05-23
• 發(fā)明（設計）人: 張家龍;趙治平;陳俊宏;曾華洲;鄭價言;莊學理
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/51;H01L21/28;H01L21/768
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術(shù)領域

本發(fā)明涉及一種半導體器件，具體的說，本發(fā)明涉及一種襯底上具有柵極且柵極與源極/漏極(S/D)相鄰的半導體器件。

背景技術(shù)

本發(fā)明大體上涉及半導體器件的制造，且更具體地說是涉及具有帶有降低了的柵極電阻的接觸結(jié)構(gòu)的半導體器件。提供如信號傳遞的電傳導線在電子器件和半導體集成電路(IC)器件中是必要的。通過在所需要位置中的導電插塞連接不同層上的的導線從而提供預期的作用。半導體制造工藝中的連續(xù)進步帶來了具有更好部件和/或更高集成程度的半導體器件。半導體器件包括的各個部件中，接觸結(jié)構(gòu)通常提供電路器件和/或互連層之間的電連接。

含有接觸結(jié)構(gòu)的典型半導體器件具有半導體襯底上的柵極結(jié)構(gòu)和半導體襯底中在橫向上與柵極結(jié)構(gòu)鄰近的源極/漏極區(qū)。在層間介質(zhì)(ILD)中形成接觸孔然后用導電材料填充如鎢接觸從而電連接柵極結(jié)構(gòu)。然而，鎢接觸提供不利的高柵極電阻。

因此需要提供具有接觸結(jié)構(gòu)的半導體器件以及用于降低柵極電阻的制造方法從而改進電阻/電容連接(RC延遲)。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種半導體器件，包括：柵極結(jié)構(gòu)，位于半導體襯底上；源極/漏極區(qū)域，在橫向上鄰近所述半導體襯底中的所述柵極結(jié)構(gòu)；第一介電層，覆蓋所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域，其中所述第一介電層具有位于所述源極/漏極區(qū)域上方的第一接觸孔；第一接觸插塞，由填充所述第一接觸孔的第一導電材料形成，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接；第二介電層，在所述第一介電層和所述第一接觸插塞上方；第二接觸孔，形成在所述第一介電層和所述第二介電層中；第二接觸插塞，由填充所述第二接觸孔的第二導電材料形成，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接；和互連結(jié)構(gòu)，基本形成在所述第二介電層中，所述互連結(jié)構(gòu)與所述第一接觸插塞電連接；其中所述第二導電材料與所述第一導電材料不同，且所述第二導電材料具有比所述第一導電材料低的電阻。

根據(jù)本發(fā)明所述的半導體器件，其中所述第一導電材料至少包括鎢或鎢基合金的其中之一。

根據(jù)本發(fā)明所述的半導體器件，其中所述第二導電材料至少包括銅或銅基合金之一。

根據(jù)本發(fā)明所述的半導體器件，其中所述互連結(jié)構(gòu)由所述第二導電材料形成。

根據(jù)本發(fā)明所述的半導體器件，還包括處于所述第一介電層和所述第二介電層之間的蝕刻停止層。

根據(jù)本發(fā)明所述的半導體器件，還包括位于所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域上的硅化物層，其中所述第一接觸孔暴露所述源極/漏極區(qū)域上的所述硅化物層。

根據(jù)本發(fā)明所述的半導體器件，還包括處于所述第一介電層和所述硅化物層之間的接觸蝕刻停止層，其中所述第一接觸孔穿過所述第一介電層和所述接觸蝕刻停止層從而暴露出所述硅化物層。

根據(jù)本發(fā)明所述的半導體器件，還包括覆蓋所述柵極結(jié)構(gòu)的接觸蝕刻停止層，其中所述第二接觸孔穿過所述第一介電層和所述第二介電層以及所述接觸蝕刻停止層從而暴露所述硅化物層。

根據(jù)本發(fā)明所述的一種半導體器件，包括：柵極結(jié)構(gòu)，位于半導體襯底上；源極/漏極區(qū)域，橫向上鄰近所述半導體襯底中的所述柵極結(jié)構(gòu)；第一介電層，覆蓋所述柵極結(jié)構(gòu)和所述源極/漏極結(jié)構(gòu)，其中所述第一介電層具有在所述源極/漏極區(qū)域上的第一接觸孔；第一接觸插塞，由填充所述第一接觸孔的第一導電材料形成，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接；第二介電層，位于所述第一介電層和所述第一接觸插塞上方；第二接觸孔，形成在所述第一介電層和所述第二介電層中；第二接觸插塞，由填充基本上位于所述第一介電層中的所述第二接觸孔的第二導電材料形成，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接；第一互連結(jié)構(gòu)，基本形成在所述第二介電層中，所述第一互連結(jié)構(gòu)與所述第二接觸插塞電連接；和第二互連結(jié)構(gòu)，基本形成在所述第二介電層中，并與所述第一接觸插塞電連接；其中所述第二導電材料與所述第一導電材料不同，且所述第二導電材料具有比所述第一導電材料低的電阻。

根據(jù)本發(fā)明所述的半導體器件，其中所述第一導電材料至少包括鎢或鎢基合金中之一。

根據(jù)本發(fā)明所述的半導體器件，其中所述第二導電材料至少包括銅或銅基合金中之一。

根據(jù)本發(fā)明所述的半導體器件，其中所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)由所述第二導電材料形成。

根據(jù)本發(fā)明所述的半導體器件，還包括位于所述第一介電層和所述第二介電層之間的蝕刻停止層。

根據(jù)本發(fā)明所述的半導體器件，還包括位于所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域上的硅化物層，其中所述第一接觸孔暴露所述源極/漏極區(qū)域上的所述硅化物層。