[發明專利]用于三維集成電路(3DIC)的穿透硅通孔(TSV)的測試結構

有效

• 申請號: 201110317964.5
• 申請日: 2011-10-18
• 公開（公告）號: CN102456668A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 林鴻志;王敏哲;彭經能;陳顥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

1.一種用于在基板上鏈接穿透硅通孔(TSV)的測試結構，所述測試結構包括：

多個TSV，從所述基板的第一表面延伸到相對于所述第一對面的所述基板的第二表面，其中，所述多個TSV通過互連而鏈接在一起，以及

多個測試焊盤，其中，所述多個測試焊盤中的至少一個接地到所述基板，并且，其中，剩下的所述多個測試焊盤或者與所述鏈接的TSV連接，或者接地。

2.根據權利要求1所述的測試結構，其中，鏈接所述多個TSV的所述互連包括重分布層中的結構。

3.根據權利要求1所述的測試結構，其中，多個測試焊盤包括五個測試焊盤，一個測試焊盤接地到所述基板，兩個測試焊盤連接到所述鏈接的TSV的一端，剩下的兩個測試焊盤鏈接到所述鏈接的TSV的另一端。

4.根據權利要求1所述的測試結構，其中，配置所述測試結構以實施電性測試，從而確定所述基板上的所述多個TSV的質量和特性。

5.根據權利要求1所述的測試結構，其中，配置所述測試結構以測試所述鏈接的TSV的頻率、電阻、電容和泄露。

6.根據權利要求1所述的測試結構，其中，所述多個TSV的數量等于或者大于約2。

7.根據權利要求1所述的測試結構，其中，所述多個TSV以菊花鏈方式鏈接在一起。

8.根據權利要求3所述的測試結構，包括：多于一個測試區域，并且，其中，每個所述測試區域都有所述的五個測試焊盤。

9.根據權利要求9所述的測試結構，其中，所述基板的所述多個TSV在每個所述測試區域中鏈接在一起，并且鏈接在一個所述測試區域中的所述TSV進一步與在另一測試區域內鏈接的所述TSV相鏈接，從而能夠測試每個測試區域中的TSV以及穿過多個所述測試區域的所述鏈接的TSV。

10.一種測試三維集成電路(3DIC)的測試結構，所述測試結構包括：

第一基板，具有多個第一穿透硅通孔(TSV)和至少五個測試焊盤，其中，所述多個第一TSV通過互連鏈接在一起，其中，所述五個測試焊盤中的一個接地到基板，并且，其中，剩下的四個所述測試焊盤中的兩個電連接到所述多個第一TSV中的一個，剩下的兩個所述測試焊盤電連接到所述多個第一TSV中的另一個；以及

第二基板，其中，所述第二基板通過金屬凸塊接合到所述第一基板。