[發明專利]半導體器件的制造方法

有效

• 申請號: 201110315285.4
• 申請日: 2011-10-17
• 公開（公告）號: CN103050382A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 張海洋;沈滿華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/311
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體器件的制造方法。

背景技術

隨著半導體制造工藝的不斷發展，集成電路中半導體器件的特征尺寸(CD，Critical?Dimension)越來越小，對光刻技術的要求也越來越高。為了確保更小尺寸的制造的可行性，雙重圖形化(Double?Patterning)成為在22nm節點及其以下精確定義出圖形的潛在解決方案之一。

現有的雙重圖形化方法一般包括三種：光刻-刻蝕-光刻-刻蝕(LELE，Litho-Etch-Litho-Etch)、光刻-凍結-光刻-刻蝕(LFLE，Litho-Freeze-Litho-Etch)，以及間隔/自對準式雙重曝光光刻(SADP，Spacer?or?self-aligned?double-patterning)。其中，LELE是指在一個光刻步驟之后接著一個刻蝕步驟，然后再接著一個光刻、一個蝕刻步驟。以上的兩個光刻步驟都是關鍵光刻步驟，也就是會產生迭對，換句話說，一個光刻步驟所曝光的圖形與另一個光刻步驟曝光的圖形的相對位置非常重要。為了解決對LELE技術中兩套光掩模重疊精度的依賴性，SADP技術在22nm節點及其以下量級的半導體制造過程中成為主流工藝。

更多關于LELE、LFLE的技術可參考專利號為US6042998的美國專利。

下面結合附圖，詳細說明以SADP法形成半導體器件的方法。

參考圖1，提供半導體襯底100，在所述半導體襯底100上依次形成有介質層110、第一掩模層120以及第二掩模層130。所述第二掩模層130定義出設計形成的半導體器件的圖形。

參考圖2，在所述第二掩模層130的側面形成側墻140。

參考圖3，去除所述第二掩模層130，并以所述側墻140為掩模，以所述介質層110為停止層，刻蝕所述第一掩模層120，形成如圖4所示的結構。

參考圖5，沉積抗反射層150，覆蓋所述第一掩模層120和所述介質層110，并在所述抗反射層150上涂布光刻膠，光刻后形成圖形化的光刻膠160。

參考圖6，以所述圖形化的光刻膠160為掩模對所述抗反射層150以及介質層110進行刻蝕，以形成設計的半導體器件。

目前在半導體制造的后段制程中形成通孔或溝槽時，通常會選擇具有較高刻蝕選擇比的氮化鈦(TiN)作為第一掩模層。但是，利用上述現有技術形成的半導體器件存在著其形成的尺寸不精確的問題，從而影響了半導體器件的性能。參考圖6，所述半導體器件的設計尺寸為圖6所示的S1，但是實際上形成的尺寸可能會如圖6所示的S2。由此可以看出，利用現有技術形成的半導體的實際尺寸可能會大于設計的尺寸，從而影響了半導體器件的性能。

因此，如何精確地控制半導體器件的特征尺寸，以提高半導體器件的性能成為本領域技術人員亟待解決的問題。

發明內容

本發明解決的問題是提供一種半導體器件的制造方法，以精確地控制半導體器件的尺寸并有效地提高半導體器件的性能。

為解決上述問題，本發明提供了一種半導體器件的制造方法，所述方法包括：

提供半導體襯底，所述半導體襯底上依次形成有介質層、第一掩模層和第二掩模層；

在所述第二掩模層的側面形成側墻；

形成圖形化的光掩模層，覆蓋所述第二掩模層、側墻和第一掩模層；

以所述圖形化的光掩模層為掩模，依次刻蝕所述第二掩模層、第一掩模層和介質層。

可選地，所述介質層的材料為低介電常數材料或者超低介電常數材料。

可選地，所述圖形化的光掩模層的開口尺寸大于所述第二掩模層的特征尺寸。

可選地，所述第一掩模層為金屬硬掩模層。

可選地，所述第一掩模層的材料包括氮化鈦、氮化硼或者兩者的組合。可選地，所述第一掩模層的厚度小于或等于

可選地，所述第二掩模層的材料為氧化硅；所述側墻的材料為氮化硅。

可選地，以所述圖形化的光掩模層為掩模，依次干法刻蝕所述第二掩模層、第一掩模層和介質層。

可選地，所述半導體器件的制造方法還包括：

去除所述圖形化的光掩模層，并以所述側墻為掩模刻蝕剩余的第一掩模層以及部分介質層；

去除所述側墻，并以第一掩模層為掩模，刻蝕剩余的介質層。

可選地，去除所述圖形化的光掩模層，并以所述側墻為掩模干法刻蝕剩余的第一掩模層以及部分介質層。

可選地，濕法刻蝕去除所述側墻，并以第一掩模層為掩模，干法刻蝕剩余的介質層。