[發(fā)明專利]一種非揮發(fā)性存儲器單元結構以及形成方法

無效

• 申請?zhí)枺?/td>: 201110314342.7
• 申請日: 2011-10-17
• 公開（公告）號: CN102446924A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設計）人: 黃曉櫓;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247;H01L29/423;H01L21/28
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發(fā)明涉及半導體制造領域，尤其涉及一種非揮發(fā)性存儲器單元結構以及形成該單元結構的方法。

背景技術

由于非揮發(fā)存儲器單元浮柵或者電荷捕獲層的存在，當非揮發(fā)存儲器單元被不斷地按比例縮小且每兩個字線之間的距離變得太靠近時，會產(chǎn)生耦合干擾問題，導致存儲器單元器件的閾值電壓漂移，這在高階節(jié)點如45nm以下的集成電路產(chǎn)品工藝中將面臨的一個重大問題。

中國專利CN101483065A披露了一種操作存儲器的方法及其非揮發(fā)性存儲器，其中在常規(guī)或通用程序操作之前執(zhí)行耦合干擾減少操作（Interfering?Reduction?Operation，IRO）。具體方法是在對非揮發(fā)存儲器單元進行程序化之前，預先對存儲器單元進行充電，將部分電荷注入電荷捕獲層，從而減少或補償耦合干擾效應，使得后續(xù)程序化后存儲器單元讀取“1”和“0”時對應的器件閾值電壓分布的操作窗口增大效果。上述披露的文獻中，雖能有效較少非揮發(fā)存儲器的耦合干擾問題，但使得存儲器電路更復雜化，不利于集成度的提高和存儲器讀寫速率加快。

中國專利CN102034874A披露了一種非揮發(fā)性存儲器，其結構包括一個半導體襯底，在半導體襯底內(nèi)形成的電流溝道區(qū)域，在所述半導體襯底內(nèi)所述電流溝道區(qū)域的一側形成的具有第一種摻雜類型的漏區(qū)，在所述半導體襯底內(nèi)所述電流溝道區(qū)域的非漏區(qū)側形成的具有第二種摻雜類型的源區(qū)，在所述電流溝道區(qū)域與所述源區(qū)之間形成的用于產(chǎn)生電離碰撞的碰撞電離區(qū)域，覆蓋所述電流溝道區(qū)域形成的第一層柵介質(zhì)層，在所述第一層柵介質(zhì)層之上形成的作為電荷存儲節(jié)點的具有導電性的浮柵區(qū)，覆蓋所述浮柵區(qū)形成的第二層柵介質(zhì)層，所述第二層柵介質(zhì)層之上形成的控制柵極。

中國專利CN1770455A披露了一種非揮發(fā)性存儲器，由基底、多個堆棧柵極結構、間隙壁、多個控制柵極、多個浮置柵極、柵間介電層、穿隧介電層與源極區(qū)/漏極區(qū)所構成。各堆棧柵極結構從基底起依序為選擇柵極介電層、選擇柵極與頂蓋層。間隙壁位于堆棧柵極結構側壁。控制柵極位于基底上，填滿堆棧柵極結構之間的間隙，且彼此連接在一起。浮置柵極位于堆棧柵極結構之間，且位于控制柵極與基底之間。柵間介電層位于控制柵極與浮置柵極之間。穿隧介電層位于浮置柵極與基底之間。源極區(qū)/漏極區(qū)分別位于最外側的兩堆棧柵極結構一側的基底中。

目前非揮發(fā)性器件的側墻材料尚停留在傳統(tǒng)的側墻工藝，即采用SiO₂或者Si₃N₄或者其組合作為側墻材料。而SiO₂的相對介電常數(shù)是3.9，Si₃N₄的相對介電常數(shù)更是SiO₂的兩倍。當非揮發(fā)存儲器單元被不斷地按比例縮小且每兩個字線之間的距離變得太靠近時，耦合干擾問題將越來越嚴重。

發(fā)明內(nèi)容

本發(fā)明針對現(xiàn)在的非揮發(fā)性存儲器中存在的耦合干擾問題，提出一種新的耦合干擾減少方法，使得相鄰字線間的耦合效應減弱，從而有效簡化了耦合干擾減少，并且有效簡化存儲器電路設計，提高集成度和存儲器讀寫速率。

為了實現(xiàn)上述目的，提供一種非揮發(fā)性存儲器單元結構，在半導體硅片表面設有柵極，所述柵極設有側墻，所述側墻為低K介質(zhì)材料。

在上述提供的存儲器單元結構中，所述的柵極從下往上包括隧穿氧化層、浮動柵極層、電荷阻擋層和控制柵極層或是包括隧穿氧化層、電荷捕捉層、電荷阻擋層和控制柵極層。

在上述提供的存儲器單元結構中，所述的低K介質(zhì)材料為摻碳后的SiO₂、Si₃N₄中的一種或多種混合物。

本發(fā)明的另外一個目的在于提供形成權利要求1所述存儲器單元結構的方法，在半導體硅片上形成柵極，在柵極和半導體硅板上的沉積低K介質(zhì)材料，沉積過程中進行碳摻雜從而形成具有較低介電常數(shù)的低K介質(zhì)層，刻蝕除去多余低K介質(zhì)層形成柵極側墻。

在上述提供的方法中，所述的柵極為多層結構柵極。柵極通過先后在半導體硅片上沉積隧穿氧化層、浮動柵極層、電荷阻擋層和控制柵極層并刻蝕多余部分而形成。柵極同樣也可以通過先后在半導體硅片上沉積隧穿氧化層、電荷捕捉層、電荷阻擋層和控制柵極層并刻蝕多余部分而形成。

在上述提供的方法中，所述的低K介質(zhì)材料為摻碳的SiO₂、Si₃N₄中的一種或多種混合物。