[發明專利]具有通觸點的半導體器件及相關的制造方法

無效

• 申請號: 201110309959.X
• 申請日: 2011-10-13
• 公開（公告）號: CN102543848A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: R·黎克特;J·奈恩里奇;H·許勒
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明的實施例一般涉及到半導體器件結構和相關的制造方法，尤其涉及到形成在上覆的金屬互連層與形成在底層的半導體基板上的器件結構之間的通觸點。

背景技術

晶體管，如金屬氧化物半導體場效應晶體管(MOSFET)，為半導體器件之絕大多數的核心建置區塊。一些半導體器件，如高性能處理器設備，可包括數百萬個晶體管。對于這樣的器件，降低晶體管的大小，從而提高晶體管密度，傳統上一直為半導體制造業中的高度優先事項。當晶體管的大小及間距減少，晶體管和互連的金屬層之間的電觸點的維度限制也隨之減少。因此，難以準確且可重復形成低電阻電觸點。

發明內容

提供一種制造半導體器件結構的方法。所述方法涉及形成覆蓋形成在半導體基板中相鄰柵極結構的摻雜區域的第一層電介質材料，并在第一層的電介質材料中形成導電觸點，其覆蓋并電連接至摻雜區域。所述方法通過形成覆蓋柵極結構、導電觸點、及第一層的電介質材料的第二層的電介質材料、在覆蓋導電觸點的第二層中形成第一空隙區域、形成覆蓋第二層的第三層的電介質材料、以及在第三層中形成第二空隙區域來繼續。第二空隙區域的至少一部分覆蓋第一空隙區域的至少一部分。所述方法通過在第二空隙區域中形成也填補第一空隙區域以接觸導電觸點的導電材料來繼續。

在另一實施例中，提供一種制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法。所述方法涉及下列步驟：形成覆蓋所述的柵極結構及所述的摻雜區域的第一層的電介質材料、在覆蓋所述的摻雜區域的所述的第一層的電介質材料中形成第一空隙區域、以及在所述的第一空隙區域中形成第一導電材料，其中形成在所述的第一空隙區域中的所述的第一導電材料電連接至所述的摻雜區域。所述方法通過形成覆蓋所述的柵極結構、形成在所述的第一空隙區域中的所述的第一導電材料、及所述的第一層的電介質材料的第二層的電介質材料、在覆蓋形成在所述的第一空隙區域中的所述的第一導電材料的所述的第二層中形成第二空隙區域、形成覆蓋所述的第二層的金屬互連層、以及在所述的第二空隙區域中形成第二導電材料以透過形成在所述的第一空隙區域中的所述的第一導電材料在所述的金屬互連層與所述的摻雜區域之間提供電連接來繼續。

在另一實施例中，提供一種半導體器件。所述器件包括半導體基板、覆蓋所述半導體基板的柵極結構、在所述半導體基板中切近所述柵極結構的摻雜區域、以及覆蓋所述摻雜區域的導電觸點。所述導電觸點具有實質上等于所述柵極結構的高度的高度。第一電介質材料是設置在所述導電觸點與所述柵極結構之間。第二電介質材料覆蓋所述第一電介質材料及所述柵極結構，以及金屬互連層覆蓋所述第二電介質材料。所述金屬互連層包括導電金屬材料，其中所述導電金屬材料的至少一部分是形成在覆蓋所述導電觸點的所述第二電介質材料內，以接觸所述導電觸點并在所述金屬互連層與所述摻雜區域之間產生電連接。

提供此總結以用簡單的形式介紹選擇的概念，其在詳細說明中進一步敘述。此總結不意圖識別權利要求的標的物的主要特征或必要特征，也不意圖用來幫助判斷權利要求的標的物的范圍。

附圖說明

可通過參考詳細描述及權利要求并且當結合下圖考慮時得出標的物之較完整的理解，其中相似參考號碼是指整個圖中相似的組件。

圖1-8是在示范實施說明中的器件結構及制造器件結構的方法的剖面圖；以及

圖9是說明按照一實施例的器件結構及制造器件結構的相關方法的剖面圖。

主要組件符號說明

100?????????????????器件結構

110、112、114???????柵極結構

102?????????????????基板

104、106、108???????晶體管結構

116?????????????????電介質材料

118?????????????????導電材料

120、122、124、126??摻雜區域

128、130、132、134??觸點區域

138?????????????????電介質材料

140?????????????????電介質材料

142?????????????????平面表面

144、146????????????空隙區域

148、150????????????本地觸點

152?????????????????導電材料